TW200529400A - Lead frame and method for manufacturing semiconductor package with the same - Google Patents
Lead frame and method for manufacturing semiconductor package with the same Download PDFInfo
- Publication number
- TW200529400A TW200529400A TW094105279A TW94105279A TW200529400A TW 200529400 A TW200529400 A TW 200529400A TW 094105279 A TW094105279 A TW 094105279A TW 94105279 A TW94105279 A TW 94105279A TW 200529400 A TW200529400 A TW 200529400A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- lead frame
- palladium
- plating layer
- nickel
- Prior art date
Links
Classifications
-
- H10W70/457—
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J43/00—Implements for preparing or holding food, not provided for in other groups of this subclass
- A47J43/04—Machines for domestic use not covered elsewhere, e.g. for grinding, mixing, stirring, kneading, emulsifying, whipping or beating foodstuffs, e.g. power-driven
- A47J43/07—Parts or details, e.g. mixing tools, whipping tools
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J19/00—Household machines for straining foodstuffs; Household implements for mashing or straining foodstuffs
-
- H10W72/075—
-
- H10W72/5449—
-
- H10W72/884—
-
- H10W72/952—
-
- H10W74/00—
-
- H10W90/736—
-
- H10W90/756—
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Food Science & Technology (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Electroplating Methods And Accessories (AREA)
Description
200529400
【本發明之背景] 本申請案所請求者係韓國智慧財產局之韓國專利φ & 案號第1 0-20 04- 0 0 1 1 8 1 9號之專 乃之知S專利申吕月 车2月M a · 士奎w <專利案,其申請曰期為20 04 年2月23日,本專利申請案所揭示之内容_由炎| p 完整包含其中。 <π谷猎由參考文件已 【本發明所屬之技術領域】 ί ί f係關於一種導線架與利用此導線架製造半導體 踗f ί:: #別是指一種用以連接半導體晶片至外部電 的導線木,該導線架係由—種預電鍍框架(pre—piated jame )戶斤製造而成。本發明更另外有關一種利用此導線 架以製造半導體封裝之方法。 【先前技術】 第1圖所示為一種習用的導線架。 如第1圖所示,導線架包括:晶粒座(die pad ) n〇 及引腳(lead) 120。用晶粒座支撐體(pad support) 1 8 0將晶粒座11 〇連接至導軌(r a丨1 ) 1 7 〇以支撐半導體晶 片。引腳包括内引腳1 3 〇及外引腳1 4 0。在此情況下,於内 引腳130及外引腳14〇之間配置一個用以維持内引腳丨3〇及 外引腳1 40間之間隙的阻隔物(damper ) 1 60,以便支撐内 ’引腳130及外引腳14〇。當半導體封裝裝配完成之後,將導 軌1 70及阻隔物1 6〇移除。 - 第2圖所示為一種具有第1圖描述之導線架的半導體封 .裝105,其中半導體晶片安裝於導線架上。 如第2圖所示,該半導體晶片5 0安裝於晶粒座1 1 〇上。
第6頁 200529400
五、發明說明(2) 以金屬線52將内引腳丨30用銲線接合法接至半導體晶 50,並且將外引腳14〇以電性連接至外部電路。因2 引 腳120具有:一個用以銲線接合至半導體晶片5〇的接人部 分W、一個連接至外部電路的外接合部分s及在引σ 間部份彎曲的彎曲部分Β。 -I υ τ 將半導體曰曰片5 〇及内引腳1 3 〇用樹脂模鑄以便使丰導 體封裝105固定成型。 千导 製造此種半導體封裝1 〇 5需要改進半導體晶片5 〇及内 引腳1 3 0之間的銲線接合性能。因此,可能在外引腳丨4 〇的 ❿一個預設區域上沉積由錫—鉛(Sn —Pb)製成之銲錫。 、 然而由於此種製造程序必須在完成樹脂模鑄程序之後 透過濕製程(wet process )來完成,產品之可靠度可能 下降。 建議以一種預電鍍框架解決此種問題,在此方法中, 於半導體封裝程序之前預沉積(pre-dep0Sited)具有優 良沾錫性(solder wettability)之金屬,以便在黏貼半 導體(post semiconductor)程序中能夠省略鍍銲料 (solder-plating )程序。使用預電鍍框架之導線架使得 黏貼封裝程序(post packaging process)簡化。此外, 因為在半導體封裝程序中能夠省略焊接,而能夠防止環境 污染。 然而,由於半導體晶片接合、銲線接合、環氧樹脂模 铸以及焊接均在溫度2 0 0 °C以上實施,在導線架係由預電 錢框架製成之情況下,選擇外部電鍍層變得極為重要。
200529400
五、發明說明(3) 亦即,由預電鍍框架製成之導線架的外部電鍍層在高 溫時之^ 性能、接合金屬線之接合性能、矽晶片之黏著 性能、環氧樹脂之接合性能、焊接時與引腳之溶合性必須 很好。而且’外部電鍍層具有適當的柔軟性以便在接合過 程期間防止接合毛細管磨損。此外,外部電鍍層必須具有 防止遷移現象之性能,使半導體裝置獲得長期的可靠度; 因為當電鍍金屬在高溫及潮濕狀態下被擴散至介質一段長 時間,該遷移現象可能導致短路。 第3圖所示為美國專利第65185〇8號所揭示之導線架, 續|其已讓渡給本申請案之受讓人。該導線架係由能夠滿足上 述條件之習用預電鍍框架所製成。 如第3圖所示,該導線架12〇包括:一個由銅、銅合金 或鐵錄合金製成之基板金屬層(base metal layer) 121 (或稱為:卑金屬層)、一個沉積於基板金屬層121至少 一邊表面上之鎳電鍍層122、該鎳電鍍層122係由鎳或鎳合 金製成、一個沉積於鎳電鍍層122上之鈀電鍍層123、該纪 電錢層123係由把或鈀合金製成、以及一個沉積於鈀電錄 層1 23上之保護電鍍層124、該保護電鍍層124係由銀或銀 •合金製成。 、 。以預電鍍框架完成預電鍍之導線架如未受外部衝擊而 知壞時具有良好效能。然而,由於導線架必須經過彎曲 '程序(隨附於習用半導體封裝之組裝程序中),該彎曲= •份之電鍍構造可能裂開或腐蝕。 °丨 當基板金屬層121係由合金42而不是由銅或鋼合金所
第8頁 200529400
製成時,此種問題可能更嚴重。亦即,該合金42係由42% 鎳及58%鐵所組成,被廣泛使用作為導線架的材料。缺 而,由於合金42與鈀電鍍層123及保護電鍍層124之鈀…、金 及銀等金屬之電介質系統有極大的不同,可能造成靜電耦 合,因此而導致基板金屬層丨21嚴重的腐蝕。
尤其是如第4圖所示,在導線架製造過程中可能容易 起斷裂或其他缺陷,因此導致該保護電鍍層丨24容易剝 落田保羞電鍍層1 2 4剝落時,基板金屬層1 21及鎳電鍍層 122暴露於外邛空氣之氧軋谷器中。靜電耦合發生於暴露 在外部空氣中之部份120c,因此加速腐蝕。 在此情況下,當透過電鍍程序在形成於有缺陷部份之 鎳電鍍層122上電鍍鈀電鍍層丨23時,由於鈀的釋出電位 (edUction p〇tential )與氫的釋出電位相似,大量的氫 與釋出之鈀混合,使得鈀電鍍層123更快速損壞。因此, 在導線架120的銲線接合部分W及錫銲部分s可能容易導致 斷裂。 此外,一般是以電鍍程序來形成鎳、鈀及保護電鍍 層,然而,電鍍會使得電鍍層的柔軟性變差,因此,在形 成引腳的彎曲部分時,彎曲部分B可能容易產生裂痕。 當引腳的彎曲部分B、接合部M (以焊線接合於半導 =B曰片與電鍍於外部基板上的錫銲部分s間)產生裂痕 時,由於該等部份暴露於空氣中,導 而造成該暴露部分容易腐蚀。導致靜電輕合增加,因 並且,在形成鈀及鎳電鍍層過程中,大量的氫與導線
200529400 五、發明說明(5) 架混合,因此 可靠度亦下降 【本發明之内 本發明提 一種防止腐蝕 造基板金屬層 明提供 架。 並 中包括 操作。 本 包括: 板金屬 體晶片 鑄;將 導線架 在 埶 所 上以鎳 查巴或 所 鈷、鈥 一種使 且,本 一種將 發明之 以鐵及 層上形 ;將半 導線架 彎曲後 熱處理 處理之 形成之 或鎳合 合金形 形成之 及鈀等 特徵在於提供 鎳為基材所製 成一個或多個 導體晶片以及 彎曲使導線架 將該導線架予 溫度約為1 5 0 -熱處理時間約 一個或多個電 金形成一個銻 成一個把電鍍 一個或多個電 選取至少一種
使得鈀及鎳電鍍層的緊密度變差,導線架的 〇 容】 供第一種製造半導體封裝的方法,其中包括 的操作,該種腐蝕可能係由於使用合金42製 的製ie過程後產生之裂痕所造成。並且本發 用此種半導體封裝製造方法所製造之導線 發明提供第二種製造半導體封裝的方法,其 製造電鍍層過程中產生之氫氣排放至外部的 一種製造半導體封裝之方法, 成之導線架基板金屬層;在基 電鍍層;在導線架上安裝半導 至少導線架的一部分加以模 形成一個預設之形狀;以及在 以熱處理。 3 5 0 °C時施行熱處理。 為1 - 1 0分鐘。 鍍層可能包括:在基板金屬層 電鍍層;以及在鎳電鍍層上以 層。 鍛層可能還包括:從銀、金、 金屬或合金在鈀電鍍層上形成
第10頁 200529400
一個保護電鍍層。 鎳及鐵ί ::所2徵在於提供-種導線架,其中包括··以 個表面上沉積—個链齋^t 在基板金屬層至少一 所製成;在鎳電妒:展、x ,该鎳電鍍層係由鎳或鎳合金 由鈀或把合金所;: 絶電鍍層,該把電鍍層係 電鍍層上至少及在基板金屬層、鎳電鍍層、鈀 暴露部份沉積-個擴散層。 基板金屬層係由合金42所製成。
理可形成纪電物’將導線線架加以熱處 依據本發明 的裂痕產生,亦 的導線架被腐蝕 二在導線架進行彎曲的過程中即使有微細 能夠防止含有由合金42所製成基板金屬層 〇 【本發明之實施方式】 施例,以所附圖示加以更詳 許多不同的實現形式且不應 。更明確的說,此等所提出 與完整,並且對擅長本項技 。在圖示中,為清楚起見積 以下為本發明較佳具體實 細的說明。然而本發明可能有 認定僅限制在所提出之實施例 之實施例使得本項揭示更完善 術者充分的傳達本發明之觀令 ❿層的厚度及範圍均予以放大。 本發明之導線架具有一個由鐵及鎳作為基材所製 基板金屬層,在此情形下,該基板金屬層可能係由 42%鎳、58%鐵及其他少量元素之合金42所製成。 第5圖所示為依據本發明具體實施例製造半導體封束 200529400 五、發明說明(7) " ------- 之方法的流程圖,並Bn n 實施例製造半導體封ΐ第6a〜6g圖所示為依據本發明具體 如圖所示,首先i之方法個別操作的剖面圖。 接於坐i触4壯无&供的是基板金屬層221 (S10)。然 鍍層(S20)、且。、耘序完成之前在基板金屬層220上沉積電 由鎳成中’首先在基板金屬層221上沉積-個 他说鏢金所形成之鎳電鍍層222 (S21 ),然後在錄雷 2;3曰(2^2上)可能沉積一個由鈀或鈀合金所形成之鈀電鍍層 <1 加鎳電鍍層222之作用在防止基板金屬層221擴散至導線 架之表面。鈀電鍍層223係由具良好銲錫性之金屬所製 成’其作用在保護鎳電鍍層222之表面。 另外可能將由具高抗氧化性貴金屬所製成之保護電鍍 層224沉積覆蓋鈀電鍍層223。因此能夠有效防止鈀電鍍^ 鈦及把等金屬 保護電鍍層2 2 4可能係由銀、金、姑、 選取一種或多種所製成。 保護電鍍層2 2 4可能以多種不同方法所製成,例如· 當保護電鍍層224係由鈀與金或金與銀所製成時,該等金 •屬可能個別經由至少一種不同電鍍程序加以電鍍此外, 該等金屬可能為合金並且經由電鍍程序加以電鍵。 - 接著將導線架進行半導體封裝組裝程序。在進行半導 體封裝組裝程序中,將半導體晶片黏合於導線架上 (S30 ),然後將半導體晶片以及導線架之至少一部分加
第 12 頁 """"""^ ------ 200529400
以模鑄,以固定半導體封裝(S4 〇 )。 曰在操作步驟(S30 )中,首先將半導體晶片5〇安裝在 曰曰粒座21 0上,並以連接物件5 2將其連接至引腳2 2 〇。在圖 中,以連接物件52將半導體晶片5〇與引腳22〇相互銲線接 合。然而,本發明並不僅限於此一特例,能夠將半導體晶 片50與引腳2 20加以電性連接之任何構造都可以。 在步驟(S40 )中,半導體晶片5〇及導線架22〇之至少 一部分可能以模鑄物5 5加以模鑄成形,以保護半導體晶片 不受外力衝擊。 然後’將已模銹之引腳2 2 〇的一部分筆曲成預設之形 狀(S 5 0 ) 〇 在彎曲引腳22 0過程中,該彎曲部分可能細微的裂 開’因此由於裂痕而導致在暴露部分22〇c之基板金屬層 221及/或鎳電鍍層222可能暴露於外部空氣中。 因此’靜電耦合可能產生於鈀電鍍層223及/或保護電 鍵層224之金屬與鎳之間,或產生於鈀電鍍層22 3及/或保 護電鍍層224之金屬與合金42之間,因而加速腐蝕。 所以’在本發明中,為了防止暴露部分220 c之腐蝕, 於引腳220彎曲(S50 )之後,將導線架加以熱處理 (S60 )。 在步驟(S60)中,熱處理溫度可能設定為150 -350 c °當熱處理溫度低於1 50 °C時,無法充分得到熱處理 效,。當熱處理溫度高於1 5 0 °C時,導線架之表面可能產 生氧化’使得焊接品質變差。
第13頁 200529400 五、發明說明(9) __ 此外,熱處理可能施行丨 ^ 1分鐘,無法得到足夠 0刀鈿。§熱處理施行少於 1 〇分鐘,焊接品質變、。”、、處^理效果。當熱處理施行多於 傳輸擴散金屬至金屬π便4 4條件為使用最短時間並且在 過程中不會損壞實功率一 ο)的 屬之實功率可能以定考慮條件。用以擴散金 隨後’在導線牟夕本: ^ ^ &面上(尤其是在基板金屬層及# 電鍍層暴露於外部空备而 双1獨增及綠 ^ ^ ^ 工轧處之暴露部分220c之上)沉積一個 _層225。 及鈀專選取至少一種金屬所形成之擴散 更洋、田的°兒導線架的暴露部分2 2 0 c可能為原子擴散 的良好途徑。亦即,在熱處理步驟(S6〇 )中,由銀、、 金、鈷、鈦或鈀所形成之保護電鍍層224之原子經由暴露 部分2 2 0擴散至外部或表面。因此,包含銀、金、鈷、鈦 及把至少一種金屬之擴散層225可能沉積於暴露部分22〇c 上面。 擴散層2 25之作用如同保護電鍍層,用以防止在暴露 部分2 2 0c所暴露的合金4 2或鎳免於直接接觸外部空氣。因 此,防止導線架腐蝕能夠保護合金4 2及鎳的氧化作用。 > 同時,在形成鈀電鍍層223及鎳電鍍層222的操作步驟 中,氫氣可能混合在導線架中,因此,導線架的緊密度變 差並且使得電鍍層不穩定。 然而,在本發明中施行熱處理操作,氫氣被高溫所活 化,因此,氫原子相互作用而擴散至表面並且釋放至外
第14頁 200529400 五、發明說明(ίο) 部,由此以增加電鍍層的腎衆庠土 么度及可罪度而改盖雷你麻 而才腐#性。 σ冤錢層的 本發明之方法的敎| Τ、+、4 ^ » …„、 的放果以下述试驗範例更清楚的說 線架具有-個基板金屬層、一個鎳電鍍層、一個鈀 成。 < 保遷電鍍層,依上述順序堆疊而 ,1 W例挪,丨土。牡徂&箱溫慶Α
明 〈實驗範例 所使用之试驗樣品為含有導線 以鹽水喷霧試驗測試耐腐姓性 之狀態下,將含55%氯化納之鹽水以每24小時4〇‘2為3^。 在此情形下’ f線架料已經在回鲜裝置中完成 之狀態,該回銲裝置之最高回銲溫度為235 t, 銲時 間為7mm/分鐘。 口知·時 第7A圖所示為尚未經熱處理而且已經完成鹽水喷 驗之半導體封裝105的照片。此照片顯示安裝於半導體封 裝105上之引腳120的一大部分c已經被腐蝕。尤其是照片 中顯示在彎曲部分B的腐蝕更為嚴重。當半導體封裝1〇5經 X射線光電子能譜儀(XPS )成分分析,如第8A圖所示,能 夠看出鎳及鐵被檢出。 第7B圖所示為半導體封裝2〇5經由本發明之熱處理而 且已經完成鹽水喷霧試驗的照片。此照片顯示安裝於半導 體封裝20 5上之引腳220未出現腐蝕部份。尤其是即使在彎 區部分B並無腐蝕。當半導體封裝2〇5經X射線光電子能譜 儀(XPS )成分分析,如第8 β圖所示,能夠看出並無鎳及 200529400 五、發明說明(11) 鐵被檢出’只有構成保濩電錢層的金及銀被檢出。 第9圖所示為依據本發明所述方法製造之導線架2 〇 〇及 其半導體封裝205。 如第9圖所示,本發明之導線架2〇〇包括:基板金屬層 221、鎳電鍍層222、鈀電鍍層223、及擴散層225。 基板金屬層2 2 1係導線架2 〇 〇的空框架,係由鎳及鐵為 主要基材所製成。此一情形下,基板金屬層22 1可能為合 金42所製成。 錄電鍍層222被沉積於金屬層mi之上,鎳電鍍層222 4係由錄或錄合金所製成,防止合金4 2或鎳被擴散至導線架 的表面。 電鍛層223被沉積於鎳電鍍層222之上,鈀電鍍層 223係由把或ΐε合金所製成。鈀電鍍層之作用在增進銲錫 特性。 保遵電錢層224可能被沉積於鈀電鍍層223之上。保護 電鍍層224之作用在防止鈀電鍍層223之表面被氧化。保護 電f層224可把係由銀、金、鈷、鈦及鈀等擇取至少一種 金屬所製成。 擴散層225被沉積在基板金屬層221、鎳電鍍層222及 Π223之至少其暴露部分上…亦即,可能由產生於 Iw(以辉線接合内引腳至半導體晶片)上之裂痕 =裂痕所ί 1卜部錫焊部分s(接合外引腳至外部基板)上 .I ^ ^之暴露部分2 2 0 C,以擴散層2 2 5加以填補, 由此而防止暴露部分暴露於外部空氣中。
200529400 五、發明說明(12) ^ 在形成把電鍍層223及鎳電鍍層222的步驟中,氩氣可 月匕此合於導線架中,因此造成導線架之緊密度變差而且使 得電鍍層不穩定。 、 然而’在本發明中已施行熱處理步驟,氫氣被高溫所 ,化’因此’氫原子相互作用而擴散至表面並且釋放至外 部’由此增加電鍍層的緊密度及可靠度而改善電鍍層的耐 _腐敍性。 ^ 在導線架之彎曲操作步驟期間,在彎區部分B可能經 书會產生微小的裂痕,然而,在本發明中採用擴散層以防 基板金屬層221、鎳電鍍層222及鈀電鍍層223暴露於外 部空氣中,能夠防止導線架在彎區部分B之腐蝕。 擴散層225可能由銀、金、始、鈦及把等所擇取之至 ^ 種金屬所製成,該等金屬係經熱處理後而形成擴散 層0 、 將半導體晶片50安裝於導線架2 20之上,並且電性連 接至外部電路,因而使半導體封裝2 〇 5成型。半導體封 2〇5通常包括:導線架2〇〇、半導體晶片5〇、金屬線252 -模鑄樹脂255。 久 亦即,將半導體晶片50配置於晶粒座21〇上,並且 内引腳130以金屬線252銲線接合至半導體晶片5〇。外 140以電性連接至外部電路。將半導體晶片5〇與内引 =模铸樹脂255予以模鑄,因而使半導體封裝2〇5固定成剡 第9圖還顯示一種含有本發明導線架之半導體封|
第17頁 200529400 五、發明說明(〗3) ———— 範例二;:’本發明並不僅限於此-範例之範圍。 -埶二里;τ ί 3月’由:導線架完成彎曲操作步驟之後還施 灯熱處理麵作步驟,基板今遛β ^ ^ Λ , 丞极鱼屬層、鎳電鍍層及鈀電鍍層不 Μ 4 :二:部空氣中。0此,即使當導線架在彎曲操作期 Β 微細的裂痕,亦能夠防止帶有由合金4 2製成基板 金屬層之導線架受到腐韻。 、並且,由於導線架之氫氣所造成之應力集中現象能夠 透過熱處理操作予以消&,因此能進_步改善導線架之緊 密度及可靠度。 雖,,發明已以參考範例及具體實施例加以詳細說 明,但疋热知該項技術者將瞭解到可能節 之改變,但不違反本發明下列之申請專利範圍與ί神。
200529400 圖式簡單說明 弟1圖所示為一種習用導線架之平面圖; =2圖所示為第1圖所述導線架上已安裝半導體晶片之 丰導體封装的剖面圖; ,3圖所示為一種習用導線架的堆疊構造之剖面圖; 第4圖所示為第3圖所述導線架彎曲部份之放大剖面 圖; 第5圖所示為依據本發明具體實施例製造半導體封褒 之方法的流程圖; 第6 A〜6 G圖所示為依據本發明具體實施例製造半導體 4封裝之方法的個別操作剖面圖; 第7A圖所示為依據習用方法製造且經過鹽水喷霧試驗 之導線架的照片; 第7B圖所示為依據本發明所製造且經過鹽水喷霧試驗 之導線架的照片; 第8A圖所示為第7A圖所述之導線架的X射線光電子能 譜儀(XPS )光譜圖; 第8B圖所示為第7B圖所述之導線架的X射線光電子能 譜儀(XPS )光譜圖; 第9圖所示為依據第5圖所述方法製造之導線架及其半 •導體封裝之透視圖。 【圖式中元件名稱與符號對照】 1 〇 5、2 0 5 :半導體封裝 110、210 ·晶粒座
第19 X 200529400 圖式簡單說明 120、 22 0 :引腳 1 3 0 :内引腳 140 :外引腳 1 6 0 :阻隔物 170 :導軌 1 8 0 :晶粒座支撐體 42 :合金 5 0 :半導體晶片 5 2、2 5 2 :金屬線 > 5 5 :模鑄物 1 2 0、2 0 0 :導線架 120c、220c :暴露部份 121、 221 :基板金屬層 122、 222 :鎳電鍍層 123、 22 3 :鈀電鍍層 1 2 4、2 2 4 :保護電鍍層 2 2 5 ·擴散層 2 5 5 :模鑄樹脂 W :接合部分 . B :彎曲部分 S :錫銲部分
第20頁
Claims (1)
- 200529400 六、申請專利範圍 1. -種製造半導體封裴之方法,包括: 提供一種以鐵及錦為其私Μ也 層; 馬基材所製成之導線架基板金屬 在基板金屬層上形成一個或多個電鍍層; 在導線架上安裝半導體晶片; 將半導體晶片以及至少導線架的一部分加以模鑄; 將導線架管曲使導線架形成一個預設之形狀;以及 在導線架彎曲後將該導線架予以執處理。 2·如。申請專利範圍第】項之方法;其中在溫度約為 1 5 0 3 5 0 C時施行熱處理。 '、、 其中熱處理之熱處 其中形成一個或多 3·如申請專利範圍第丨項之方法 理時間約為1 -1 〇分鐘。 4·如申請專利範圍第1項之方法 個電鍍層,包括: 及 以鎳或鎳合金在基板金屬層上形成一個鎳電鍍層 以把或把合金在鎳電鍍層上形成一個鈀電鍍層。 如申請專利範圍第4項之方法,其中形成一個戍多 個電鍍層還包括: 多 以銀、金、鈷、鈦及鈀等擇取至少一種金屬 鈀電鍍層上形成一個保護電鍍層。 σ 6·如申請專利範圍第丨項之方法,其中將 熱處理,包括: R朱進仃 散層由銀、金、鈷、鈦及鈀等擇取至少-種金屬以製成擴200529400 六、申請專利範圍 ?·如申請專利範圍第1項之方法,其中基板金屬層係 由合金所製成。 μ 8 · —種導線架包括: 以鎳及鐵為基材所製成之基板金屬層; 在基板金屬層至少一個表面上沉積一個鎳電鍍層,談 鎳電鍛層係由錄或錄合金所製成; 在鎳電鍍層上沉積一個鈀電鍍層,該 或鈀合金所製成;以及 电艰層係由鈀 在基板金屬層、鎳電鍍層、鈀電鍍層之至少一 丨部份沉積一個擴散層。 個暴路 9 ·如申請專利範圍第8項之導線牮 鍍層與擴散層之間配置一個保護電,還包括:在鈀電 銀、金、銘、鈦及把等選取:;蔓=’該保護層係以 10. 如申請專利範圍第8項之導線:屬成:〃 銀、金、鈷、鈇及把等選取至y|、一 ’、 其中擴散層係以 11. 如申請專利範圍第8項〔;::屬所製成。 係以合金所製成。 、^ ’其中基板金屬層 12·如申請專利範圍第8項之導線 上形成把電鍍層之後,將導線線加’、其中在鎳電錢層 丨層。 、、木σ以熱處理以獲得擴散 第22頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040011819A KR100998042B1 (ko) | 2004-02-23 | 2004-02-23 | 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200529400A true TW200529400A (en) | 2005-09-01 |
| TWI381505B TWI381505B (zh) | 2013-01-01 |
Family
ID=34858800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094105279A TWI381505B (zh) | 2004-02-23 | 2005-02-22 | 導線架與利用此導線架製造半導體封裝的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7250671B2 (zh) |
| KR (1) | KR100998042B1 (zh) |
| CN (1) | CN100490102C (zh) |
| TW (1) | TWI381505B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101038491B1 (ko) * | 2004-04-16 | 2011-06-01 | 삼성테크윈 주식회사 | 리드프레임 및 그 제조 방법 |
| JP4820616B2 (ja) * | 2005-10-20 | 2011-11-24 | パナソニック株式会社 | リードフレーム |
| SG133425A1 (en) * | 2005-12-15 | 2007-07-30 | Aem Tech Engineers Pte Ltd | Semiconductor package and method of fabrication thereof |
| TWI293502B (en) * | 2006-03-16 | 2008-02-11 | Advanced Semiconductor Eng | Chip package structure |
| KR101128974B1 (ko) * | 2006-11-07 | 2012-03-27 | 엘지이노텍 주식회사 | 리드 프레임 및 그 제조방법 |
| KR20120118485A (ko) * | 2010-01-27 | 2012-10-26 | 스미토모 베이클리트 컴퍼니 리미티드 | 반도체 장치 |
| US10431528B2 (en) | 2016-02-08 | 2019-10-01 | Mitsubishi Electric Corporation | Semiconductor device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6189643A (ja) * | 1984-10-09 | 1986-05-07 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100231828B1 (ko) * | 1997-02-20 | 1999-12-01 | 유무성 | 다층 도금 리드프레임 |
| US5994767A (en) * | 1997-04-09 | 1999-11-30 | Sitron Precision Co., Ltd. | Leadframe for integrated circuit package and method of manufacturing the same |
| US6469386B1 (en) * | 1999-10-01 | 2002-10-22 | Samsung Aerospace Industries, Ltd. | Lead frame and method for plating the same |
| KR100371567B1 (ko) * | 2000-12-08 | 2003-02-07 | 삼성테크윈 주식회사 | Ag 선도금을 이용한 반도체 패키지용 리드프레임 |
| TW517315B (en) * | 2000-12-12 | 2003-01-11 | Samsung Techwin Co Ltd | Ag-pre-plated lead frame for semiconductor package |
-
2004
- 2004-02-23 KR KR1020040011819A patent/KR100998042B1/ko not_active Expired - Lifetime
-
2005
- 2005-02-22 TW TW094105279A patent/TWI381505B/zh not_active IP Right Cessation
- 2005-02-23 US US11/063,353 patent/US7250671B2/en not_active Expired - Lifetime
- 2005-02-23 CN CNB2005100519989A patent/CN100490102C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TWI381505B (zh) | 2013-01-01 |
| US7250671B2 (en) | 2007-07-31 |
| US20050184366A1 (en) | 2005-08-25 |
| CN1661787A (zh) | 2005-08-31 |
| CN100490102C (zh) | 2009-05-20 |
| KR100998042B1 (ko) | 2010-12-03 |
| KR20050083325A (ko) | 2005-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI353643B (en) | Dual metal stud bumping for flip chip applications | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| JP5578326B2 (ja) | リード部品及びその製造方法、並びに半導体パッケージ | |
| CN1103204A (zh) | 带有可焊引线架的集成电路器件 | |
| WO2013129253A1 (ja) | パワー半導体装置及びその製造方法並びにボンディングワイヤ | |
| CN101266957A (zh) | 半导体装置及其制造方法 | |
| JP5362719B2 (ja) | 接合構造および電子部品の製造方法 | |
| US12394769B2 (en) | Batch soldering of different elements in power module | |
| TW200529400A (en) | Lead frame and method for manufacturing semiconductor package with the same | |
| JP4344560B2 (ja) | 半導体チップおよびこれを用いた半導体装置 | |
| CN100483707C (zh) | 用于半导体器件的引线框架 | |
| US20230126663A1 (en) | Layer structure and chip package that includes the layer structure | |
| US20220046792A1 (en) | Pre-Plating of Solder Layer on Solderable Elements for Diffusion Soldering | |
| KR101224935B1 (ko) | 반도체 장치용 리드프레임 | |
| CN100405564C (zh) | 引线框以及制造该引线框的方法 | |
| JP5494559B2 (ja) | 半導体装置およびその製造方法 | |
| US20150151385A1 (en) | Solder joint material and method of manufacturing the same | |
| KR100702956B1 (ko) | 반도체 팩키지용 리드프레임 및 그 제조 방법 | |
| JP2001358168A (ja) | 半導体装置およびその製造方法 | |
| JP2654872B2 (ja) | 半導体装置 | |
| JP4775369B2 (ja) | 半導体チップ、半導体装置および製造方法 | |
| TW517315B (en) | Ag-pre-plated lead frame for semiconductor package | |
| JP4335404B2 (ja) | 電子部品の電極構造 | |
| JP2023030574A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |