JP2023030574A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2023030574A
JP2023030574A JP2021135784A JP2021135784A JP2023030574A JP 2023030574 A JP2023030574 A JP 2023030574A JP 2021135784 A JP2021135784 A JP 2021135784A JP 2021135784 A JP2021135784 A JP 2021135784A JP 2023030574 A JP2023030574 A JP 2023030574A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
metal
support member
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021135784A
Other languages
English (en)
Inventor
宝 小坂
Takara Kosaka
和男 江上
Kazuo Egami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2021135784A priority Critical patent/JP2023030574A/ja
Priority to US17/819,516 priority patent/US20230055505A1/en
Publication of JP2023030574A publication Critical patent/JP2023030574A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 リードと半導体素子との接合の不具合を抑制可能な半導体装置および半導体装置の製造方法を提供すること。【解決手段】 半導体素子３と、支持部材１と、半導体素子３および支持部材１の間に介在する接合層４と、を備え、接合層４は、第１金属と第２金属との合金を含む。【選択図】 図８

Description

本開示は、半導体装置および半導体装置の製造方法に関する。
リードと、半導体素子と、前記リードおよび前記半導体素子を接合するはんだと、を備える半導体装置が開示されている。
特開２０２０－０８８３１９号公報
はんだに含まれるＳｎの融点は、２４０℃以下程度である。たとえば、半導体装置を回路基板等に実装する実装工程において、Ｓｎの融点を超える工程が存在すると、リードと半導体素子との接合に亀裂や剥離等の不具合が生じるおそれがある。
本開示は、上記した事情のもとで考え出されたものであって、リードと半導体素子との接合の不具合を抑制可能な半導体装置および半導体装置の製造方法を提供することをその課題とする。
本開示の第１の側面によって提供される半導体装置は、半導体素子と、支持部材と、前記半導体素子および前記支持部材の間に介在する接合層と、を備え、前記接合層は、第１金属と第２金属との合金を含む。
本開示の第２の側面によって提供される半導体装置の製造方法は、少なくとも表層に第２金属を含む支持部材を用意する工程と、第１金属を含む第３層を有する半導体素子を用意する工程と、前記第３層と前記表層とを接触させ且つ加熱することにより、前記半導体素子および前記支持部材の間に介在し且つ前記第１金属と前記第２金属との合金を含む接合層を形成する工程と、を備える。
本開示によれば、リードと半導体素子との接合の不具合を抑制することができる。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態に係る半導体装置を示す斜視図である。 図２は、本開示の第１実施形態に係る半導体装置を示す平面図である。 図３は、本開示の第１実施形態に係る半導体装置を示す正面図である。 図４は、本開示の第１実施形態に係る半導体装置を示す側面図である。 図５は、図２のＶ－Ｖ線に沿う断面図である。 図６は、図２のＶＩ－ＶＩ線に沿う断面図である。 図７は、本開示の第１実施形態に係る半導体装置を示す要部拡大断面図である。 図８は、図２のＶＩ－ＶＩ線に沿う要部拡大断面図である。 図９は、図２のＩＸ－ＩＸ線に沿う要部拡大断面図である。 図１０は、本開示の第１実施形態に係る半導体装置の製造方法を示すフローチャートである。 図１１は、本開示の第１実施形態に係る半導体装置の製造方法を示す要部平面図である。 図１２は、図１１のＸＩＩ－ＸＩＩ線に沿う要部拡大断面図である。 図１３は、本開示の第１実施形態に係る半導体装置の製造方法を示す要部平面図である。 図１４は、図１３のＸＩＶ－ＸＩＶ線に沿う要部拡大断面図である。 図１５は、本開示の第１実施形態に係る半導体装置の製造方法を示す要部断面図である。 図１６は、本開示の第１実施形態に係る半導体装置の製造方法を示す要部拡大断面図である。 図１７は、本開示の第１実施形態に係る半導体装置の製造方法を示す要部拡大断面図である。 図１８は、本開示の第１実施形態に係る半導体装置の製造方法を示す要部拡大断面図である。 図１９は、本開示の第１実施形態に係る半導体装置の製造方法を示す要部断面図である。 図２０は、本開示の第１実施形態に係る半導体装置の製造方法の他の例を示す要部拡大断面図である。 図２１は、本開示の第１実施形態に係る半導体装置の第１変形例を示す平面図である。 図２２は、図２１のＸＸＩＩ－ＸＸＩＩ線に沿う要部拡大断面図である。 図２３は、本開示の第１実施形態に係る半導体装置の第２変形例を示す要部拡大断面図である。 図２４は、本開示の第２実施形態に係る半導体装置を示す斜視図である。 図２５は、本開示の第２実施形態に係る半導体装置の第１変形例を示す斜視図である。 図２６は、本開示の第２実施形態に係る半導体装置の第２変形例を示す斜視図である。 図２７は、本開示の第２実施形態に係る半導体装置の第３変形例を示す斜視図である。
以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
本開示における「第１」、「第２」、「第３」等の用語は、単に識別のために用いたものであり、それらの対象物に順列を付することを意図していない。
＜第１実施形態＞
図１～図９は、本開示の第１実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ１は、支持部材１、導通部材２、半導体素子３、接合層４、ワイヤ５および封止樹脂６を備えている。
図１は、半導体装置Ａ１を示す斜視図である。図２は、半導体装置Ａ１を示す平面図である。図３は、半導体装置Ａ１を示す正面図である。図４は、半導体装置Ａ１を示す側面図である。図５は、図２のＶ－Ｖ線に沿う断面図である。図６は、図２のＶＩ－ＶＩ線に沿う断面図である。図７は、半導体装置Ａ１を示す要部拡大断面図である。図８は、図２のＶＩ－ＶＩ線に沿う要部拡大断面図である。図９は、図２のＩＸ－ＩＸ線に沿う要部拡大断面図である。これらの図において、ｚ方向は、本開示における厚さ方向である。ｘ方向およびｙ方向は、いずれもがｚ方向に直交し、且つ互いに直交する。図１～図４においては、封止樹脂６を想像線で示している。図１～図６においては、理解の便宜上、接合層４を省略している。図７は、ｚ方向に沿って視て、半導体素子３の中央付近における要部拡大断面図である。
〔支持部材１〕
支持部材１は、半導体素子３を支持する部材である。支持部材１の具体的な構成は何ら限定されない。図１～図６に示すように、本実施形態の支持部材１は、ダイボンディング部１３および延出部１４を有する。
ダイボンディング部１３は、半導体素子３を支持する部位である。ダイボンディング部１３の形状は特に限定されず、図示された例においては、矩形状である。
延出部１４は、ダイボンディング部１３からｘ方向の一方側に延出する部位である。延出部１４の形状は特に限定されず、図示された例においては、ｚ方向に沿って視て、ｘ方向に延びる帯状である。また、延出部１４は、図１、図３および図５に示すように、屈曲部分を有する。
本実施形態においては、図７および図８に示すように、支持部材１は、基材１１および表層１２を有する。基材１１は、支持部材１の本体をなす部位である。基材１１は、たとえばＣｕ、Ｆｅ、Ｎｉ等の金属またはこれらの合金を含む。以降の説明においては、基材１１がＣｕを含む場合を例に説明する。基材１１の厚さは特に限定されず、たとえば１００ｍｍ以上４００ｍｍ以下である。
表層１２は、基材１１上に形成された層であり、第２金属を含む。本開示の第２金属としては、たとえばＡｇ，Ａｕ，Ｃｕ，Ｐｔ，Ｐｄ，Ｎｉ，Ｃｏ，Ｆｅ，Ｍｎ，Ｖ，Ｔｉ，Ｃｅ，Ｄｙ，Ｙ，Ｙｂ，Ｈｆ，Ｍｇ，Ｓｎが挙げられる。本実施形態においては、第２金属として、後述の第１金属と合金を形成しうる金属が選択される。以降の説明においては、第２金属がＡｇである場合を例に説明する。表層１２の厚さは、たとえば２μｍ以上５μｍ以下であり、たとえば３μｍ程度に設定される。表層１２の形成手法は何ら限定されず、たとえばめっきによって形成される。本実施形態においては、表層１２は、ダイボンディング部１３に形成されている。表層１２は、ダイボンディング部１３の第１面１ａを構成している。第１面１ａは、ｚ方向の一方側を向く面である。
図２および図８に示すように、本実施形態の支持部材１は、複数の第１凹部１８を有する。図２において、複数の第１凹部１８は、ｘ方向に延びる複数の直線によって示されている。複数の第１凹部１８は、第１面１ａから凹んでいる。複数の第１凹部１８は、ｚ方向に沿って視て、半導体素子３および接合層４を避けた位置に形成されている。また、図示された例においては、複数の第１凹部１８は、ｚ方向に沿って視て、半導体素子３を囲む環状の領域に形成されている。複数の第１凹部１８は、封止樹脂６によって埋められている。
複数の第１凹部１８を形成する手法は何ら限定されず、レーザ加工、エッチング加工、スタンピング加工等が挙げられる。図示された例においては、各々がｘ方向に沿って延びる複数の第１凹部１８が、レーザ加工によって形成されている。
図８に示すように、本実施形態の第１凹部１８は、表層１２を貫通して基材１１に到達している。この場合、第１凹部１８の深さは、表層１２の厚さ以上である。第１凹部１８の深さは、たとえば３μｍ以上５μｍ以下である。
〔導通部材２〕
導通部材２は、半導体素子３と外部との導通経路を構成する部材である。導通部材２の具体的な構成は何ら限定されない。導通部材２は、支持部材１から離れており、本実施形態においては、支持部材１に対してｘ方向に離れている。図１～図６に示すように、本実施形態の導通部材２は、ワイヤボンディング部２３および延出部２４を有する。
ワイヤボンディング部２３は、ワイヤ５が接合される部位である。ワイヤボンディング部２３の形状は特に限定されず、図示された例においては、ｙ方向を長手方向とする長矩形状である。
延出部２４は、ワイヤボンディング部２３からｘ方向の他方側に延出する部位である。延出部２４の形状は特に限定されず、図示された例においては、ｚ方向に沿って視て、ｘ方向に延びる帯状である。まあ、延出部２４は、図１、図３および図５に示すように、屈曲部分を有する。
本実施形態においては、図９に示すように、導通部材２は、基材２１および表層２２を有する。基材２１は、導通部材２の本体をなす部位である。基材２１は、たとえばＣｕ、Ｆｅ、Ｎｉ等の金属またはこれらの合金を含む。以降の説明においては、基材２１がＣｕを含む場合を例に説明する。基材２１の厚さは特に限定されず、たとえば１００ｍｍ以上４００ｍｍ以下である。
表層２２は、基材２１上に形成された層である。表層２２が含む金属は何ら限定されず、本実施形態においては、表層１２に含まれる第２金属と同じＡｇを含む。なお、表層２２は、表層１２に含まれる金属とは異なる金属を含む構成であってもよい。表層２２の厚さは、たとえば２μｍ以上５μｍ以下であり、たとえば３μｍ程度に設定される。表層２２の形成手法は何ら限定されず、たとえばめっきによって形成される。本実施形態においては、表層２２は、ワイヤボンディング部２３に形成されている。表層２２は、ワイヤボンディング部２３の第２面２ａを構成している。第２面２ａは、ｚ方向の一方側を向く面である。
図２および図９に示すように、本実施形態の導通部材２は、複数の第２凹部２８を有する。図２において、複数の第２凹部２８は、ｘ方向に延びる複数の直線によって示されている。複数の第２凹部２８は、第２面２ａから凹んでいる。複数の第２凹部２８は、ｚ方向に沿って視て、ワイヤ５の後述のセカンドボンディング部５２を避けた位置に形成されている。また、図示された例においては、複数の第２凹部２８は、ｚ方向に沿って視て、セカンドボンディング部５２を囲む環状の領域に形成されている。複数の第２凹部２８は、封止樹脂６によって埋められている。
複数の第２凹部２８を形成する手法は何ら限定されず、レーザ加工、エッチング加工、スタンピング加工等が挙げられる。図示された例においては、各々がｘ方向に沿って延びる複数の第２凹部２８が、レーザ加工によって形成されている。
図９に示すように、本実施形態の第２凹部２８は、表層２２を貫通して基材２１に到達している。この場合、第２凹部２８の深さは、表層２２の厚さ以上である。第１凹部１８の深さは、たとえば３μｍ以上５μｍ以下である。
〔半導体素子３〕
半導体素子３は、半導体装置Ａ１が電気回路に組み込まれた場合に、電気回路の一部を構成する機能を果たすものである。半導体素子３の具体的な構成は、何ら限定されない。半導体素子３としては、ダイオード、トランジスタ等が挙げられる。本実施形態においては、半導体素子３としてダイオードが選択されている。
半導体素子３は、支持部材１のダイボンディング部１３に支持されている。ダイボンディング部１３のうち半導体素子３を支持する部位には、表層１２が形成されており、複数の第１凹部１８が形成されていない。
図７および図８に示すように、半導体素子３は、半導体層３０を備える。半導体層３０は、Ｓｉ、ＳｉＣ、ＧａＮ等の半導体を含む。半導体層３０には、図示しない電極が形成されており、この電極にワイヤ５が接合される。
また、本実施形態においては、半導体素子３は、第１層３１、第２層３２および下地層３９を有する。
第１層３１は、半導体層３０と接合層４との間に介在している。第１層３１は、第３金属を含む。第３金属としては、Ａｇ，Ａｕ，Ｃｕ，Ｐｔ，Ｐｄ，Ｎｉ，Ｃｏ，Ｆｅ，Ｍｎ，Ｖ，Ｔｉ，Ｃｅ，Ｄｙ，Ｙ，Ｙｂ，Ｈｆ，Ｍｇが挙げられる。本実施形態においては、第３金属として、後述の第１金属と合金を形成しうる金属が選択される。以降の説明においては、第３金属がＮｉである場合を例に説明する。第１層３１の厚さは、たとえば
０．１μｍ以上０．５μｍ以下であり、たとえば０．３μｍ程度に設定される。
第２層３２は、第１層３１と接合層４と間に介在している。第２層３２は、第１金属と第３金属との合金を含む。第１金属としては、Ａｇ，Ａｕ，Ｃｕ，Ｐｔ，Ｐｄ，Ｎｉ，Ｃｏ，Ｆｅ，Ｍｎ，Ｖ，Ｔｉ，Ｃｅ，Ｄｙ，Ｙ，Ｙｂ，Ｈｆ，Ｍｇ，Ｓｎが挙げられる。本実施形態においては、第１金属として、第２金属および第３金属と合金を形成しうる金属が選択される。以降の説明においては、第１金属がＳｎである場合を例に説明する。すなわち、本実施形態の第２層３２は、ＳｎとＮｉとの合金であるＳｎ－Ｎｉ合金を含む。第２層３２の厚さは、たとえば０．１μｍ以上０．５μｍ以下である。
下地層３９は、半導体層３０と第１層３１との間に介在しており、半導体層３０に直接接している。下地層３９は、たとえばＴｉを含む。下地層３９の厚さは、たとえば０．０５μｍ以上０．２μｍ以下であり、たとえば０．１μｍ程度に設定される。
〔接合層４〕
接合層４は、図７および図８に示すように、半導体素子３と支持部材１との間に介在している。接合層４は、半導体素子３と支持部材１とを接合する機能を果たす。接合層４は、第１金属と第２金属との合金を含む。第１金属と第２金属との合金としては、たとえば、Ａｇ3Ｓｎ、ＰｔＳｎ4、ＰｔＳｎ2、Ｐｔ２Ｓｎ3、ＰｄＳｎ4、ＰｄＳｎ3、ＰｄＳｎ2、Ｎｉ３Ｓｎ4、ＣｏＳｎ2、ＦｅＳｎ2、ＭｎＳｎ2、Ｖ2Ｓｎ3、ＣｅＳｎ3、ＤｙＳｎ4、Ｓｎ3Ｙ、Ｓｎ3Ｙｂ、Ｈｆ5Ｓｎ2が挙げられる。上述のように、第１金属としてＳｎが選択されており、第２金属としてＡｇが選択されている。この場合、接合層４は、第１金属としてのＳｎと第２金属としてのＡｇとの合金であるＡｇ3Ｓｎが含まれる。接合層４は、Ａｇの組成比が、７３質量％以上である。接合層４の厚さは特に限定されず、たとえば２μｍ以上５μｍ以下であり、たとえば３μｍ程度に設定される。
後述の半導体装置Ａ１の製造方法から理解されるように、接合層４は、ｚ方向に沿って視て、そのほとんどが半導体素子３と重なる。図８に示すように、製造方法の条件等によっては、接合層４は、ｚ方向に沿って視て、半導体素子３からｚ方向と直交する方向（ｘ方向やｙ方向等）に若干はみ出る部分を有する場合がある。ただし、図示された例とは異なり、接合層４は、ｚ方向に沿って視て半導体素子３からはみ出さない構成であってもよい。
また、図８に示すように、製造方法の条件等によっては、接合層４は、第１面１ａよりもｚ方向において基材１１側に位置する部分を有する場合がある。この場合、接合層４の一部が表層１２に食い込んだ態様となる。ただし、接合層４は、第１面１ａよりもｚ方向において基材１１から離れた側に位置する構成であってもよい。
〔ワイヤ５〕
ワイヤ５は、半導体素子３と外部との導通経路を構成している。本実施形態においては、ワイヤ５は、半導体素子３と導通部材２とを導通させている。ワイヤ５の材質等は何ら限定されず、Ａｕ，Ａｌ，Ｃｕ等を含む。
ワイヤ５は、ファーストボンディング部５１およびセカンドボンディング部５２を有する。ファーストボンディング部５１は、半導体素子３の上述の電極（図示略）に接合された部位である。セカンドボンディング部５２は、導通部材２のワイヤボンディング部２３の第２面２ａに接合された部位である。
〔封止樹脂６〕
封止樹脂６は、支持部材１および導通部材２の一部ずつと、半導体素子３、接合層４およびワイヤ５とを覆っている。封止樹脂６は、絶縁性の樹脂を含み、たとえば黒色のエポキシ樹脂を含む。
封止樹脂６の形状は何ら限定されず、図１～図６に示すように、図示された例においては、第１面６１、第２面６２、第３面６３、第４面６４、第５面６５および第６面６６を有する。
第１面６１は、ｚ方向の一方側を向く面であり、図示された例においては、平坦な面である。第２面６２は、ｚ方向の他方側を向く面であり、図示された例においては、平坦な面である。第３面６３は、ｘ方向の一方側を向く面であり、図示された例においては、屈曲した面である。第４面６４は、ｘ方向の他方側を向く面であり、図示された例においては、屈曲した面である。第５面６５は、ｙ方向の一方側を向く面であり、図示された例においては、屈曲した面である。第６面６６は、ｙ方向の他方側を向く面であり、図示された例においては、屈曲した面である。
本実施形態においては、支持部材１の延出部１４が、封止樹脂６の第３面６３からｘ方向の一方側に突出している。また、導通部材２の延出部２４が、封止樹脂６の第４面６４からｘ方向の他方側に突出している。
本実施形態においては、延出部１４のｚ方向他方側を向く面が、第２面６２と面一となっている。また、延出部２４のｚ方向他方側を向く面が、第２面６２と面一となっている。
次に、半導体装置Ａ１の製造方法ついて、図１０～図１９を参照しつつ、以下に説明する。
図１０は、半導体装置Ａ１の製造方法の一例を示すフローチャートである。図示された製造方法は、半導体素子３を用意する工程、支持部材１を用意する工程および接合層４を形成する工程を含む。
まず、図１１および図１２に示すように、支持部材１を用意する。図示された支持部材１は、導通部材２とともに、リードフレームの一部に含まれた構成である。このリードフレームは、複数の半導体装置Ａ１を一括して製造するためのものである。なお、半導体装置Ａ１を個別に製造してもよい。
これらの図に示された支持部材１は、基材１１および表層１２を含み、ダイボンディング部１３および延出部１４を有する。本例においては、基材１１は、Ｃｕを含む。表層１２は、基材１１上にめっき等によって形成された、ほぼ均一な厚さの層である。表層１２の厚さは、たとえば２μｍ以上５μｍ以下であり、たとえば３μｍ程度に設定される。本例においては、表層１２は、Ａｇを含む。
導通部材２は、基材２１および表層２２を含み、ワイヤボンディング部２３および延出部２４を有する。本例においては、基材２１は、Ｃｕを含む。表層２２は、基材２１上にめっき等によって形成された、ほぼ均一な厚さの層である。表層２２の厚さは、表層２２の厚さは、たとえば２μｍ以上５μｍ以下であり、たとえば３μｍ程度に設定される。本例においては、表層２２は、Ａｇを含む。
次に、図１３および図１４に示すように、支持部材１に複数の第１凹部１８を形成し、導通部材２に複数の第２凹部２８を形成する。複数の第１凹部１８および複数の第２凹部２８を形成する手法は何ら限定されず、レーザ加工、エッチング加工、スタンピング加工等が挙げられる。図示された例においては、各々がｘ方向に沿って延びる複数の第１凹部１８および複数の第１凹部１８を、レーザ加工によって形成している。
たとえば、支持部材１のダイボンディング部１３の第１面１ａに、レーザ光Ｌを照射し、ｘ方向に順次走査する。このレーザ光Ｌが表層１２の一部を除去し、基材１１に到達する。これにより、表層１２を貫通し、基材１１に到達する複数の第１凹部１８が形成される。
また、導通部材２のワイヤボンディング部２３の第２面２ａに、レーザ光Ｌを照射し、ｘ方向に順次走査する。このレーザ光Ｌが表層２２の一部を除去し、基材２１に到達する。これにより、表層２２を貫通し、基材２１に到達する複数の第２凹部２８が形成される。
次に、図１５および図１６に示すように、半導体素子３を用意する。なお、支持部材１を用意する工程と、半導体素子３を用意する工程とは、互いの先後は何ら限定されず、同時に行ってもよい。
図１６に示すように、半導体素子３は、半導体層３０および第３層３３を備える。半導体層３０は、上述の構成の通り半導体を含む層である。第３層３３は、第１金属を含む層であり、本例においては、Ｓｎを含む。第３層３３の厚さは何ら限定されず、たとえば１．５μｍ以上４μｍ以下であり、たとえば２．５μｍ程度に設定される。
また、本例の半導体素子３は、第４層３４、第５層３５および下地層３９を有する。
第４層３４は、半導体層３０と第３層３３との間に介在している。第４層３４は、上述の半導体装置Ａ１の半導体素子３において、第１層３１となる層である。第４層３４は、第３金属を含む。第３金属としては、Ａｇ，Ａｕ，Ｃｕ，Ｐｔ，Ｐｄ，Ｎｉ，Ｃｏ，Ｆｅ，Ｍｎ，Ｖ，Ｔｉ，Ｃｅ，Ｄｙ，Ｙ，Ｙｂ，Ｈｆ，Ｍｇが挙げられ、本例においては、Ｎｉである。第４層３４の厚さは、たとえば０．１μｍ以上０．５μｍ以下であり、たとえば０．３μｍ程度に設定される。
第５層３５は、第４層３４と第３層３３との間に介在している。第５層３５は、表層１２と同じ第１金属を含む層であり、本例においてはＡｇを含む。第５層３５の厚さは、たとえば０．５μｍ以上２．０μｍ以下であり、たとえば１．０μｍ程度に設定される。
下地層３９は、半導体層３０と第４層３４との間に介在しており、半導体層３０に直接接している。上述の通り、下地層３９は、たとえばＴｉを含む。下地層３９の厚さは、たとえば０．０５μｍ以上０．２μｍであり、たとえば０．１μｍ程度に設定される。
次に、接合層４を形成する工程を行う。図１０に示すように、本実施形態においては、接合層４を形成する工程は、支持部材１を加熱する処理と、第３層３３と表層１２とを接触させる処理と、を含む。
支持部材１を加熱する処理では、第３層３３に含まれる第１金属と、表層１２に含まれる第２金属とが、互いに接触することにより合金化することが可能な温度以上に、支持部材１を加熱する。
次いで、図１７に示すように、第３層３３と表層１２とを接触させる処理を行う。これにより、加熱された支持部材１の一部である表層１２と第３層３３とが接触する。この接触により、あらかじめ加熱された支持部材１から第３層３３を含む半導体素子３へと熱が伝わり、半導体素子３が加熱される。これにより、第３層３３の第１金属としてのＳｎと表層１２の第２金属としてのＡｇとが合金化し、ＳｎとＡｇとの合金であるＡｇ3Ｓｎが生成され、Ａｇ3Ｓｎを含む接合層４が形成される。
接合層４の形成において、表層１２であった部分に第３層３３に含まれるＳｎが拡散することがある。Ｓｎがｚ方向に拡散した場合、接合層４は、第１面１ａよりもｚ方向において基材１１側に位置する部分を有する。また、Ｓｎがｚ方向と直交する方向に拡散した場合、接合層４は、ｚ方向に沿って視て、半導体素子３からはみ出した部分を有する。
本実施形態においては、当該工程において、図１７に示す第２金属を含む第５層３５が加熱されることにより、第３層３３と合金化して、図１８に示す接合層４の一部を構成する。本例においては、第５層３５の全体が第３層３３に拡散し、接合層４の一部を構成している。また、図１７に示す第４層３４に含まれる第３金属としてのＮｉと、第３層３３に含まれる第１金属としてのＳｎとが合金化し、図１８に示す第２層３２が形成される。本例においては、第２層３２は、ＳｎとＮｉとの合金であるＳｎ－Ｎｉ合金を含む。
以上のように接合層４を形成する工程を経ることにより、図１８および図１９に示すように、半導体素子３が支持部材１に接合される。
本実施形態とは異なり、第３層３３と表層１２とを接触させる処理を行った後に、支持部材１および半導体素子３を加熱する処理を行うことにより、接合層４を形成してもよい。
この後は、ワイヤ５を導通部材２および半導体素子３にボンディングする工程、封止樹脂６を形成する工程、を適宜実行することにより、上述の半導体装置Ａ１が得られる。
次に、半導体装置Ａ１および半導体装置Ａ１の製造方法の作用について説明する。
本実施形態によれば、図７および図８に示すように、接合層４は、第１金属と第２金属との合金を含む。これにより、接合層４の融点を高めることが可能である。これにより、たとえば半導体装置を回路基板等に実装する実装工程において、半導体装置Ａ１が曝される温度よりも、接合層４の融点を高めることが可能である。したがって、支持部材１と半導体素子３との接合に亀裂や剥離等の不具合を抑制することができる。
第１金属として、Ｓｎが選択されており、第２金属として、Ａｇが選択されている。これにより、接合層４は、Ａｇ3Ｓｎを含む。Ａｇ3Ｓｎの融点は、４８０℃であり、たとえば、半導体装置Ａ１の実装工程において４００℃程度の温度に半導体装置Ａ１が曝されても、接合層４に亀裂や剥離等の不具合が生じることを抑制することができる。接合層４のＡｇの組成比が７３質量％以上であることは、接合層４にＡｇ3Ｓｎを確実に存在させるのに好ましい。また、Ａｇは、Ｓｎへの拡散度合いが高い。これにより、Ｓｎの全体にＡｇを拡散させることが可能であり、Ｓｎが単体の金属として残存する部位を減少させることが可能である。これは、低融点であるＳｎに起因した接合の不具合が生じることを抑制するのに好ましい。
半導体装置Ａ１の製造においては、図１７に示すように、第１金属としてのＳｎを含む第３層３３と第２金属としてのＡｇを含む表層１２とを接触させ、加熱することにより、接合層４を形成する。この接合手法は、高い圧力での加圧等の処理を必要とせず、接触すると速やかに合金化が完了する。したがって、半導体装置Ａ１の製造効率を高めることができる。また、このような工程によって形成される接合層４は、たとえばはんだによって接合された構成におけるはんだの厚さよりも顕著に薄くすることが可能である。したがって、支持部材１と半導体素子３との間の低抵抗化や高熱伝導化を図ることができる。図１０に示すように、あらかじめ支持部材１を加熱する処理を行った後に、第３層３３と表層１２とを接触させる処理を行うことにより、接合層４を形成する工程をさらに短縮することができる。
接合層４を形成する工程においては、図１７に示すように、第３層３３を、表層１２と第５層３５とによって挟む格好となっている。第３層３３は、第１金属としてのＳｎを含み、表層１２と第５層３５とは、第２金属としてのＡｇを含む。これにより、第３層３３のｚ方向における両側から、Ａｇを拡散させることが可能である。したがって、接合層４におけるＡｇ3Ｓｎの占有率を高め、Ｓｎが単体の金属として残存する部位を減少させるのに好ましい。
図８に示すように、半導体装置Ａ１の半導体素子３は、第１層３１を有する。第１層３１は、第３金属としてのＮｉを含む。また、第１層３１を有することにより、半導体素子３は、第２層３２を有する。第２層３２は、第１金属と第３金属との合金を含み、本例においては、Ｓｎ－Ｎｉ合金を含む。このような構成により、接合層４を形成する工程において、接合層４を形成するための第３層３３に含まれるＡｇ等の第２金属が、半導体層３０に拡散してしまうことを抑制することができる。下地層３９を備えることは、第２金属が半導体層３０に拡散してしまうことを抑制するのに好ましい。
支持部材１には、複数の第１凹部１８が形成されている。複数の第１凹部１８は、封止樹脂６によって埋められている。これにより、たとえば、半導体装置Ａ１の実装時や使用時に半導体装置Ａ１が加熱され、半導体素子３に対して支持部材１が膨張する挙動を示した場合に、封止樹脂６が支持部材１の膨張を抑制する機能を果たす。これにより、支持部材１と半導体素子３とに挟まれた接合層４に生じる熱応力を低減することが可能である。特に、接合層４が第１金属と第２金属との合金化処理によって形成された場合、接合層４の厚さは、たとえばはんだの厚さよりも薄い。接合層４の厚さが薄いほど、熱応力が高まる要因となりうる。本実施形態においては、複数の第１凹部１８を設けることによって熱応力の抑制が履かれており、厚さが薄い接合層４が採用された半導体装置Ａ１における接合の不具合を抑制することができる。
第１凹部１８は、表層１２を貫通して、基材１１に到達している。封止樹脂６と表層１２との接合強度が、封止樹脂６と基材１１との接合強度よりも弱い場合に、封止樹脂６と支持部材１（複数の第１凹部１８）との接合強度を高めることができる。
導通部材２には、複数の第２凹部２８が形成されている。複数の第２凹部２８は、封止樹脂６によって埋められている。これにより、導通部材２（複数の第２凹部２８）封止樹脂６との接合強度を高めることができる。
第２凹部２８は、表層２２を貫通して、基材２１に到達している。封止樹脂６と表層２２との接合強度が、封止樹脂６と基材２１との接合強度よりも弱い場合に、封止樹脂６と導通部材２（複数の第２凹部２８）との接合強度を高めることができる。
図２０～図２７は、本開示の変形例および他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
図２０は、半導体装置Ａ１の製造方法の他の例を示している。図示された例においては、半導体素子３は、半導体層３０、下地層３９、第４層３４および第３層３３を有しており、上述の第５層３５を有していない。このような構成であっても、上述の接合層４を形成することが可能である。
＜第１実施形態 第１変形例＞
図２１および図２２は、半導体装置Ａ１の第１変形例を示している。本変形例の半導体装置Ａ１１においては、支持部材１が、複数の第１凹部１８を有していない。また、導通部材２が、複数の第２凹部２８を有していない。
本変形例によっても、支持部材１と半導体素子３との接合に亀裂や剥離等の不具合を抑制することができる。また、本変形例から理解されるように、支持部材１における複数の第１凹部１８の有無や導通部材２における複数の第２凹部２８の有無については、何ら限定されない。
＜第１実施形態 第２変形例＞
図２３は、半導体装置Ａ１の第２変形例を示す要部拡大断面図である。本変形例の半導体装置Ａ１２は、半導体素子３が半導体層３０および下地層３９を有しており、半導体装置Ａ１における第１層３１および第２層３２を有していない。
本変形例によっても、支持部材１と半導体素子３との接合に亀裂や剥離等の不具合を抑制することができる。また、本変形例から理解されるように、半導体素子３における第１層３１および第２層３２の有無については、何ら限定されない。
＜第２実施形態＞
図２４は、本開示の第２実施形態に係る半導体装置を示す斜視図である。本実施形態の半導体装置Ａ２は、支持部材１Ａ、支持部材１Ｂ、導通部材２、半導体素子３Ａ、半導体素子３Ｂ、複数の接合層４（図示略）、複数の ワイヤ５および封止樹脂６を備えている。
支持部材１Ａは、上述の支持部材１と共通の構成要件を含み、ダイボンディング部１３および延出部１４を有する。また、支持部材１Ａは、基材１１および表層１２を有する。表層１２は、ダイボンディング部１３に設けられている。支持部材１Ａには、複数の第１凹部１８が形成されている。半導体素子３Ａは、支持部材１Ａのダイボンディング部１３に対して、接合層４を介して接合されている。接合層４に関する構成は、上述の第１実施形態およびその変形例の構成が適宜適用される。
支持部材１Ｂは、上述の支持部材１と共通の構成要件を含み、ダイボンディング部１３および延出部１４を有する。また、支持部材１Ｂは、基材１１および表層１２を有する。表層１２は、ダイボンディング部１３に設けられている。支持部材１Ｂには、複数の第１凹部１８が形成されている。半導体素子３Ｂは、支持部材１Ｂのダイボンディング部１３に対して、接合層４を介して接合されている。接合層４に関する構成は、上述の第１実施形態およびその変形例の構成が適宜適用される。
導通部材２は、支持部材１Ａと支持部材１Ｂとの間に配置されている。導通部材２は、上述の導通部材２と共通の構成要件を含み、ワイヤボンディング部２３および延出部２４を有する。また、導通部材２は、基材２１および表層２２を有する。表層２２は、ワイヤボンディング部２３に設けられている。導通部材２には、複数の第２凹部２８が形成されている。
半導体素子３Ａおよび半導体素子３Ｂは、たとえばいずれもがダイオードである。半導体素子３Ａと半導体素子３Ｂとのそれぞれの電極（図示略）と導通部材２のワイヤボンディング部２３とは、複数のワイヤ５によってそれぞれ導通している。
本実施形態によっても、支持部材１Ａおよび支持部材１Ｂと半導体素子３Ａおよび半導体素子３Ｂとの接合に亀裂や剥離等の不具合を抑制することができる。また、本実施形態から理解されるように、本開示に係る半導体装置が備える支持部材の個数、半導体素子の個数、およびこれらの配置等は、何ら限定されない。
＜第２実施形態 第１変形例＞
図２５は、本開示の半導体装置Ａ２の第１変形例を示す斜視図である。本実施形態の半導体装置Ａ２１においては、支持部材１Ａと支持部材１Ｂとが隣り合っている。導通部材２は、支持部材１Ｂを挟んで支持部材１Ａとは反対側に配置されている。半導体素子３Ａと支持部材１Ｂとは、ワイヤ５によって接続されている。半導体素子３Ｂと導通部材２とは、ワイヤ５によって接続されている。半導体素子３Ａと支持部材１Ａとの接合および半導体素子３Ｂと支持部材１Ｂとの接合は、上述の半導体装置Ａ２と同様である。
本変形例によっても、支持部材１Ａおよび支持部材１Ｂと半導体素子３Ａおよび半導体素子３Ｂとの接合に亀裂や剥離等の不具合を抑制することができる。また、本実施形態から理解されるように、本開示に係る半導体装置が備える支持部材の個数、半導体素子の個数、およびこれらの配置等は、何ら限定されない。
＜第２実施形態 第２変形例＞
図２６は、本開示の半導体装置Ａ２の第３変形例を示す斜視図である。本変形例のＡ２２は、上述の半導体装置Ａ２１と類似の構成であり、支持部材１Ａ、支持部材１Ｂ、および導通部材２の配置が半導体装置Ａ２１と異なっている。本変形例においては、支持部材１Ａと支持部材１Ｂとが隣り合っており導通部材２は、支持部材１Ａを挟んで支持部材１Ａとは反対側に配置されている。半導体素子３Ｂと支持部材１Ａとは、ワイヤ５によって接続されている。半導体素子３Ａと導通部材２とは、ワイヤ５によって接続されている。半導体素子３Ａと支持部材１Ａとの接合および半導体素子３Ｂと支持部材１Ｂとの接合は、上述の半導体装置Ａ２と同様である。
本変形例によっても、支持部材１Ａおよび支持部材１Ｂと半導体素子３Ａおよび半導体素子３Ｂとの接合に亀裂や剥離等の不具合を抑制することができる。また、本実施形態から理解されるように、本開示に係る半導体装置が備える支持部材の個数、半導体素子の個数、およびこれらの配置等は、何ら限定されない。
＜第２実施形態 第３変形例＞
図２７は、本開示の半導体装置Ａ２の第３変形例を示す斜視図である。本変形例の半導体装置Ａ２３は、支持部材１、導通部材２Ａ、導通部材２Ｂ、半導体素子３、接合層４（図示略）、複数のワイヤ５および封止樹脂６を備えている。
導通部材２Ａと導通部材２Ｂとは、支持部材１を挟んで配置されている。半導体素子３は、支持部材１のダイボンディング部１３に接合層４（図示略）を介して接合されている。本例の半導体素子３は、たとえばトランジスタである。半導体素子３の図中上面にゲート電極およびソース電極（いずれも図示略）が形成されており、半導体素子３の図中下面にドレイン電極が形成されている。ゲート電極およびソース電極の一方と導通部材２Ａのワイヤボンディング部２３とがワイヤ５によって接続されており、ゲート電極およびソース電極の他方と導通部材２Ｂのワイヤボンディング部２３とがワイヤ５によって接続されている。
本変形例によっても、支持部材１と半導体素子３との接合に亀裂や剥離等の不具合を抑制することができる。また、本実施形態から理解されるように、本開示に係る半導体装置が備える半導体素子の種類等は、何ら限定されない。
本開示に係る半導体装置および半導体装置の製造方法は、上述した実施形態に限定されるものではない。本開示に係る半導体装置および半導体装置の製造方法の具体的な構成は、種々に設計変更自在である。
〔付記１〕
半導体素子と、
支持部材と、
前記半導体素子および前記支持部材の間に介在する接合層と、を備え、
前記接合層は、第１金属と第２金属との合金を含む、半導体装置。
〔付記２〕
前記第１金属は、Ｓｎであり、
前記第２金属は、Ａｇである、付記１に記載の半導体装置。
〔付記３〕
前記接合層は、Ａｇ3Ｓｎを含む、付記２に記載の半導体装置。
〔付記４〕
前記接合層は、Ａｇの組成比が７３質量％以上である、付記３に記載の半導体装置。
〔付記５〕
前記接合層と前記半導体素子との間に介在し且つ第３金属を含む第１層を備える、付記２ないし４のいずれかに記載の半導体装置。
〔付記６〕
前記接合層と前記第１層との間に介在し且つ前記第１金属と前記第３金属との合金を含む第２層を備える、付記５に記載の半導体装置。
〔付記７〕
前記接合層は、前記第２層よりも厚い、付記６に記載の半導体装置。
〔付記８〕
前記支持部材は、基材と、前記基材および前記接合層の間に介在する表層と、を含む、付記２ないし７のいずれかに記載の半導体装置。
〔付記９〕
前記表層は、前記基材よりも薄い、付記８に記載の半導体装置。
〔付記１０〕
前記表層は、Ａｇを含む、付記８または９に記載の半導体装置。
〔付記１１〕
前記基材は、Ｃｕを含む、付記１０に記載の半導体装置。
〔付記１２〕
前記表層は、前記支持部材の厚さ方向に視て、前記半導体素子から外方にはみ出している、付記８ないし１１のいずれかに記載の半導体装置。
〔付記１３〕
前記表層のうち前記厚さ方向に視て前記半導体素子からはみ出す部分は、前記厚さ方向を向く第１面を有する、付記１２に記載の半導体装置。
〔付記１４〕
前記接合層は、前記第１面よりも前記厚さ方向において前記基材側に位置する部分を有する、付記１３に記載の半導体装置。
〔付記１５〕
前記半導体素子と前記支持部材の少なくとも一部とを覆う封止樹脂を備え、
前記支持部材は、前記第１面から凹む複数の凹部を有する、付記１３または１４に記載の半導体装置。
〔付記１６〕
前記凹部は、前記表層を貫通し、前記基材に到達している、付記１５に記載の半導体装置。
〔付記１７〕
少なくとも表層に第２金属を含む支持部材を用意する工程と、
第１金属を含む第３層を有する半導体素子を用意する工程と、
前記第３層と前記表層とを接触させ且つ加熱することにより、前記半導体素子および前記支持部材の間に介在し且つ前記第１金属と前記第２金属との合金を含む接合層を形成する工程と、
を備える、半導体装置の製造方法。
〔付記１８〕
前記接合層を形成する工程においては、前記支持部材を加熱した後に、前記第３層と前記表層とを接触させる、付記１７に記載の半導体装置の製造方法。
Ａ１，Ａ１１，Ａ１２，Ａ２，Ａ２１，Ａ２３：半導体装置
１Ｂ ：支持部材
１ａ ：第１面
２，２Ａ，２Ｂ：導通部材
２ａ ：第２面
３，３Ａ，３Ｂ：半導体素子
４ ：接合層
５ ：ワイヤ
６ ：封止樹脂
１１ ：基材
１２ ：表層
１３ ：ダイボンディング部
１４ ：延出部
１８ ：第１凹部
２１ ：基材
２２ ：表層
２３ ：ワイヤボンディング部
２４ ：延出部
２８ ：第２凹部
３０ ：半導体層
３１ ：第１層
３２ ：第２層
３３ ：第３層
３４ ：第４層
３５ ：第５層
３９ ：下地層
５１ ：ファーストボンディング部
５２ ：セカンドボンディング部
６１ ：第１面
６２ ：第２面
６３ ：第３面
６４ ：第４面
６５ ：第５面
６６ ：第６面
Ｌ ：レーザ光

Claims (18)

  1. 半導体素子と、
    支持部材と、
    前記半導体素子および前記支持部材の間に介在する接合層と、を備え、
    前記接合層は、第１金属と第２金属との合金を含む、半導体装置。
  2. 前記第１金属は、Ｓｎであり、
    前記第２金属は、Ａｇである、請求項１に記載の半導体装置。
  3. 前記接合層は、Ａｇ3Ｓｎを含む、請求項２に記載の半導体装置。
  4. 前記接合層は、Ａｇの組成比が７３質量％以上である、請求項３に記載の半導体装置。
  5. 前記接合層と前記半導体素子との間に介在し且つ第３金属を含む第１層を備える、請求項２ないし４のいずれかに記載の半導体装置。
  6. 前記接合層と前記第１層との間に介在し且つ前記第１金属と前記第３金属との合金を含む第２層を備える、請求項５に記載の半導体装置。
  7. 前記接合層は、前記第２層よりも厚い、請求項６に記載の半導体装置。
  8. 前記支持部材は、基材と、前記基材および前記接合層の間に介在する表層と、を含む、請求項２ないし７のいずれかに記載の半導体装置。
  9. 前記表層は、前記基材よりも薄い、請求項８に記載の半導体装置。
  10. 前記表層は、Ａｇを含む、請求項８または９に記載の半導体装置。
  11. 前記基材は、Ｃｕを含む、請求項１０に記載の半導体装置。
  12. 前記表層は、前記支持部材の厚さ方向に視て、前記半導体素子から外方にはみ出している、請求項８ないし１１のいずれかに記載の半導体装置。
  13. 前記表層のうち前記厚さ方向に視て前記半導体素子からはみ出す部分は、前記厚さ方向を向く第１面を有する、請求項１２に記載の半導体装置。
  14. 前記接合層は、前記第１面よりも前記厚さ方向において前記基材側に位置する部分を有する、請求項１３に記載の半導体装置。
  15. 前記半導体素子と前記支持部材の少なくとも一部とを覆う封止樹脂を備え、
    前記支持部材は、前記第１面から凹む複数の凹部を有する、請求項１３または１４に記載の半導体装置。
  16. 前記凹部は、前記表層を貫通し、前記基材に到達している、請求項１５に記載の半導体装置。
  17. 少なくとも表層に第２金属を含む支持部材を用意する工程と、
    第１金属を含む第３層を有する半導体素子を用意する工程と、
    前記第３層と前記表層とを接触させ且つ加熱することにより、前記半導体素子および前記支持部材の間に介在し且つ前記第１金属と前記第２金属との合金を含む接合層を形成する工程と、
    を備える、半導体装置の製造方法。
  18. 前記接合層を形成する工程においては、前記支持部材を加熱した後に、前記第３層と前記表層とを接触させる、請求項１７に記載の半導体装置の製造方法。
JP2021135784A 2021-08-23 2021-08-23 半導体装置および半導体装置の製造方法 Pending JP2023030574A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021135784A JP2023030574A (ja) 2021-08-23 2021-08-23 半導体装置および半導体装置の製造方法
US17/819,516 US20230055505A1 (en) 2021-08-23 2022-08-12 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021135784A JP2023030574A (ja) 2021-08-23 2021-08-23 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023030574A true JP2023030574A (ja) 2023-03-08

Family

ID=85228890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021135784A Pending JP2023030574A (ja) 2021-08-23 2021-08-23 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20230055505A1 (ja)
JP (1) JP2023030574A (ja)

Also Published As

Publication number Publication date
US20230055505A1 (en) 2023-02-23

Similar Documents

Publication Publication Date Title
JP6667765B2 (ja) 電極接続方法及び電極接続構造
JP5384913B2 (ja) 半導体装置およびその製造方法
US8823175B2 (en) Reliable area joints for power semiconductors
US7368824B2 (en) Diffusion solder position, and process for producing it
WO2010052973A1 (ja) 半導体装置及びその製造方法
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
KR20130028866A (ko) 클래딩된 베이스 플레이트를 포함하는 반도체 디바이스
TW200915498A (en) Thermally enhanced thin semiconductor package
JPWO2019087920A1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2019176034A (ja) 半導体装置および半導体装置の製造方法
EP3925724A1 (en) Batch soldering of different elements in power module
JP3627591B2 (ja) パワー半導体モジュールの製造方法
JP2014053384A (ja) 半導体装置およびその製造方法
JP4344560B2 (ja) 半導体チップおよびこれを用いた半導体装置
JP2023030574A (ja) 半導体装置および半導体装置の製造方法
JP2023030565A (ja) 半導体装置
US20230411338A1 (en) Semiconductor device
JP5494559B2 (ja) 半導体装置およびその製造方法
JP2858197B2 (ja) 半導体装置用リードフレーム
CN112786468A (zh) 预成型扩散焊接
JP2021048332A (ja) 半導体装置の製造方法
JP2017011176A (ja) 半導体装置および半導体装置の製造方法
JP4775369B2 (ja) 半導体チップ、半導体装置および製造方法
JP2012195546A (ja) 半導体装置と、その実装体及び製造方法