TW200527091A - An array substrate applied in large-scale and high-quality display device and manufacturing method thereof - Google Patents

Description

200527091 九、發 【發明所 本發 造方法。 【技術背 液晶 相向^非列 置可利用

加入T F (C s ) 積多層絕 一般熟知 輔助電容 閘極 成。閘極

極線3 8 6 、源極 隨著 長距離化 的不良率 顯。現在 必要將配 所謂 明說明： 屬之技術領域】 明係液晶顯示裝置等使用的陣列基板及其相關 景】 顯示裝置是陣列基板與彩色濾光基板以一定間 ’並在兩基板之間注入液晶岔封而成。液晶顯 陣列基板控制液晶角度進行顯示。 所示的常見陣列基板5 0，乃是在玻璃基板1 T (Thin Film Transistor)閘極線 1 4 和輔助 線1 6形成。施工前需先在玻璃基板1 2上面 緣膜1 9 ，以利線1 4、1 6的被覆。並且， 的方法，反覆進行沉積、圖樣化，以形成T F 、源極線3 8等。 線1 4和輔助電容線1 6 ，以一定間隔、並列 線1 4與輔助電容線1 6 ，藉由絕緣膜1 9等 形成交叉。以下將與閘極線1 4及輔助電容線 線3 8交叉的部位稱為「X部」。 液晶顯示裝置大型、高晝質化，配線也跟著變 ，配線之間隙也愈形狹窄。因此，缺陷數增加 提高及閘極線1 4配線延遲反應等問題，更加 的製程都朝向生產更大晝面、高畫質面板，因 線1 4厚膜化，或者擴大配線幅度範圍。 配線遲延，就是如圖5所示，因為受到配線抵 製 隔 示裝 2上 電容 ，沉 利用 T、 形 和源 1 細、 伴隨 明 此有 抗及 -6- 200527091 配線彼此間電容的影響，導致輸入配線的脈波邊緣，在配線 1 4内部行進時逐漸鈍化。圖5乃是脈波從陣列基板5 0左 η 側輸入往右方向前進的狀況。 要降低上述缺陷數增加與配線遲延的問題，有許多種方 法。如上述，可提高配線1 4厚膜化與配線寬度。不過，厚 膜化可能引起配線1 4上成膜的絕緣膜被覆範圍惡化，導致 缺陷數進一步增加。若配線寬度太大，將會降低液晶顯示裝 置開口率，無法做出高精細面板。

另外，也可考慮增加絕緣膜1 9的厚度，減低上述問 題。增加絕緣膜1 9的厚度，就可降低X部容量。但陣列基 板5 0的T F Τ、輔助電容等乃是使用同一種材料，多層沉 積、圖樣化而成，所以，增加X部絕緣膜1 9厚度，T F Τ、 辅助電容的絕緣膜1 9也會變厚，導致T F Τ特性惡化、輔 助電容減低。因此降低X部電容就難以維持T F Τ原有特 性。 為了製造高畫質液晶顯示裝置而使絕緣膜1 9變薄，不 只會出現配線遲延，也會造成層間短路。層間短路將導致上 下層間產生電流，如此就無法產生所需的螢幕顯示。 為了避免層間短路，可把絕緣膜1 9做成兩層，或者沉 積其上層之前先洗淨。洗淨可除去微細不純物等物質，達到 避免層間短路的目的。 不過，絕緣膜1 9即使做成雙層，如果為了要維持T F Τ特性等需求而將絕緣膜1 9薄化，還是會產生X部電容增 加與配線遲延問題。絕緣膜1 9加粗之後，雖然配線遲延問 200527091 題得以消除，卻會產生配線1 4、1 6被覆問題及T F T特 性惡化等問題。 如圖6所示，可考慮在X部閘極線1 4上追加絕緣膜5 2 (參照專利文獻1 )。X部厚度加粗，可降低X部電容， 解決配線遲延問題。 不過，形成追加絕緣膜5 2時，可能因為蝕刻而毁損閘 極線1 4等。因此，即使解決配線遲延的問題，還是會產生 新的問題，並導致液晶顯示裝置性能降低。

專利文獻2說明了薄膜電晶體陣列，其目的是將閘極絕 緣膜薄化、消除複雜的界面，提高動作特性及安定性。為達 成此目的，閘極線上方必須設計一層閘極絕緣膜，其他部分 則設計兩層閘極絕緣膜。 不過，根據專利文獻2的結構，輔助電容閘極絕緣膜厚 度和X部閘極絕緣膜厚度相同。為了降低X部電容，如果做 成雙層的閘極絕緣膜太厚，可能會降低輔助電容。此外，為 了維持輔助電容而把做成雙層的閘極絕緣膜薄化，可能會產 生X部電容提高與配線遲延的問題。 【專利文獻1】特開2 0 0 2 — 1 1 1 0 0 8號公報 【專利文獻2】特開平0 6 — 1 1 2 4 8 5號公報 【發明内容】 本發明的目的在於一面降低配線遲延一面維持T F Τ 的閘極絕緣膜電容，並提供減少缺陷數的陣列基板及其製造 方法。 本發明相關的陣列基板包含一絕緣基板，該絕緣基板上 -8- 200527091 線的雙 叉而形 形成部 〇 容線， 緣膜。 上、5 下列步 上為了 絕緣膜 該源極 追加絕 線和源 的步 交叉部 洗淨該 追加絕 並列形成的複數閘極線，該絕緣基板上被覆前記閘極 層構造閘極絕緣膜，該絕緣膜上，和該閘極線立體交

It 成的源極線，該源極線下方及該閘極絕緣膜兩層之間 分或全部的追加絕緣膜。 該追加絕緣膜乃是在閘極線與源極線交叉形成的 該絕緣基板上面，含有閘極線之間形成的輔助電 以及在輔助電容線與源極線交叉部位形成的該追加絕

追加絕緣膜與該閘極絕緣膜的蝕刻選擇比為3以 〇以下。 與本發明有關的陣列基板製造方法之要領。包含 驟，該絕緣基板上並列形成複數閘極線，該絕緣基板 被覆該些閘極線而形成兩層構造閘極絕緣膜，該閘極 上為了和該些閘極線立體交叉而形成源極線，包含在 線下方，針對該閘極絕緣膜雙層之間形成部分或全部 緣膜的製造方法。 包含形成該追加絕緣膜的步驟，包含只限於閘極 極線交叉部形成追加絕緣膜的步驟的製造方法。 包含該絕緣基板上形成閘極線彼此間輔助電容線 驟，以及該追加絕緣膜的步驟只能在輔助線與源極線 形成追加絕緣膜步驟。 包含形成已變為兩層的該閘極絕緣膜下層之後， 下層表面步驟的製造方法。 本發明只有在源極線下方形成新的閘極絕緣膜（ 緣膜），用這樣的方式就可維持T F T動作特性與輔助電容 200527091 的電容量，並降低源極線所產生的配線之間電容量，解決配 線遲延的問題。然後，也可藉由追加絕緣膜降低配線之間短 路，緩和配線遲延的問題，讓閘極線薄層化成為可能，也可 降低配線之間短路伴隨產生的缺陷數。藉由本發明上述操 作，可提高產品良率。 【實施本發明之最佳型態】

關於本發明的實施型態，使用圖面進行說明。本發明之 陣列基板應用在液晶顯示裝置與有機電激發光顯示將置等 地方。以下說明液晶顯示裝置的陣列基板，而且此處陣列基 板乃是和閘極線具有不同辅助電容線而形成的獨立C S構 造陣列基板。 如圖1所示，陣列基板1 0包含絕緣基板1 2以及絕 緣基板1 2上並列形成的複數閘極線1 4，以及位於閘極線 1 4之間、與閘極線1 4平行而形成的輔助電容線1 6 ，以 及絕緣基板1 2上面用來覆蓋閘極線1 4與辅助電容線1 6而形成的閘極絕緣膜1 8，以及與閘極線1 4及輔助電容 線1 6立體交叉而形成的源極線3 8，以及只有在源極線3 8下方才能形成的追加絕緣膜2 4 。 本發明陣列基板1 0主要應用在液晶顯示裝置上面，因 此，絕緣基板1 2乃是玻璃等的基板。

閘極線1 4與輔助電容線1 6乃是由Μ 〇 、A 1 、C r、T a、T i 、W、Ag、Cu以及這些金屬的合金形成。 各配線14、16的厚度約300nm。 閘極絕緣膜1 8有兩層2 0、2 2。追加絕緣膜2 4在 -10- 200527091 這兩層2 0、2 2之間形成。閘極絕緣膜1 8的下層2 0與 追加絕緣膜2 4之材料組合，例子如表1所示。這種組合考 慮到各膜2 0 ，2 4之蝕刻速度，其蝕刻方法表1也有所說 明。本發明之中追加絕緣膜2 4 ，與閘極絕緣膜下層2 0的 I虫刻速度選擇比超過3 ，最好是3以上、5 0以下。此外， 表1最下段的兩者都變成S i Ν X，但根據層膜條件，蝕刻 速度會產生變化。形成追加絕緣膜2 4時，因為有閘極絕緣 膜的下層，閘極線1 4與輔助電容線1 6得以受到保護。

【表1】 X部 閘極絕緣膜 姓刻方法 0 S i Ν X S i 〇χ或 S i 0 x N y Dry 0 S i 〇X或 S i 0 X N y S i N x We t Θ S i Ν x / · S i N x We t 表1所示追加絕緣膜2 4的介電常數低於8。追加絕緣 膜2 4厚度約5 0 0 n m，使用氮化膜則介電常數約7 ，使 用氧化膜則介電常數約4。此時將在源極線3 8下方形成電 容較小的膜。 閘極絕緣膜上層2 2使用S i Ν X等等。閘極絕緣膜上 層2 2及下層厚度合計約為3 0 0 n m。因為沒有追加絕緣 膜2 4 ，厚度降低，所以能提高電容。

陣列基板1 0除此之外為了形成丁 F T，還會形成a — S i的層26 、n +半導體層30蝕刻停止層28以及IT -11- 200527091 〇4 4等等。η +半導體層3 0乃是將不純物進行高濃度摻 雜的結果。此外與源極線3 8相同材料的T F Τ的源極3 2 、汲極3 4以及輔助電容之電極4 4陸續形成。然後，陣 列基板1 0上面還會形成樹脂膜（聚合物）4 2 。 如上述，追加絕緣膜2 4會在閘極線1 4、輔助電容線 1 6以及源極線3 8交叉部位形成。因為在交叉部位形成了 追加絕緣膜2 4 ，所以能降低交叉部產生的電容。此外，因

為只在交叉部形成，所以不會惡化T F T的特性與輔助電容 容量。另外，依照上述方法選擇追加絕緣膜2 4與閘極絕緣 膜下層2 0蝕刻選擇比，就能如圖1所示地進行圖案化。因 為設計了追加絕緣膜，所以能降低配線之間的短路，緩和配 線遲延，使閘極線1 4薄層化成為可能，配線之間短路伴隨 的缺陷數也會降低。 ‘ 其次，說明本發明陣列基板1 0之製造方法，以下說明 乃是以 I P S (In Plane Switching)為例。 （1 )將玻璃 等透明絕緣基板1 2洗乾淨，做準備。 (2 )如圖2 ( a )所示，絕緣基板1 2上面會並列形 成複數的閘極線1 4。於此同時，閘極線1 4彼此間形成與 閘極線1 4平行的輔助電容線1 6。各線1 4、1 6的形成 方法，主要是絕緣基板1 2上面進行濺鍍再進行Μ 〇等的沉 積，形成周知的圖案。為了讓配線1 4 、1 6上面形成的閘 極絕緣膜1 8等容易進行沉積，配線1 4、1 6斷面通常會 做成梯形。 (3 )絕緣基板1 2上面覆蓋閘極線1 4與輔助電容線 -12-

200527091 1 6就可形成閘極絕緣膜的下層2 0 。 (4 )如圖2 ( b )所示，形成源極線3 8時， • η 1 4與輔助電容線1 6、源極線3 8立體交叉位置上 追加絕緣膜2 4。 （ 3 )與（4 )的各層形成會同的 詳細說明就是，將表1所示材料組合，然後全面沉積 緣膜下層2 0與追加絕緣膜2 4的材料。沉積後使用 蝕刻方法進行圖案化，就可形成追加絕緣膜2 4。此 述，因為把钱刻速度選擇比定在3以上，所以，可以 2 ( b )的追加絕緣膜2 4。 (5 )將閘極絕緣膜上層2 2、成為T F T隧道 S i層2 5、利用成為蝕刻停止層2 8的S i N X形 緣膜接續起來成膜。成膜乃使用CVD等進行。a — 2 5也可以是雙層的。 (6 )如圖2 ( c )所示，利用周知的圖案化方 形成蝕刻停止層2 8。圖案化之際不只T F T部分， 也可在X部分形成蝕刻停止層2 8。X部蝕刻停止層 要是為了降低配線1 4與3 8之間產生的電容。 此外，為了防止良率惡化，可變更閘極絕緣膜上 與下層2 0之膜厚。此時可根據表1所示材料的組合 效的介電常數，決定膜厚。 (7)利用CVD等等，在成為TFT的n +領 +半導體層3 0以及成為源極線3 8的導體上面進行 被沉積的導體除了源極線3 8之外，也包括構成源才i 汲極34 、輔助電容電極40 。n+半導體層30可 閘極線 會形成 F進行。 閘極絕 周知的 時如上 形成圖 的a — 成的絕 S i層 法，可 必要時 2 8主 層2 2 以及有 域的η 沉積。 ‘32、 使用在 -13- 200527091 a — S i上面針對磷進行高濃度摻雜的方法形成。 (8 )如圖2 ( d )所示，利用周知的圖案化方法，可

• H

形成上述源極線3 8 、T F T的a — S i層2 6 、T F T的 η +領域3 0、源極3 2、汲極3 4以及輔助電容電極4 0。 進行這項圖案化時，會連閘極絕緣膜的上層2 2都蝕刻。完 成圖案化之後，閘極線1 4與辅助電容線1 6、源極線3 8 會立體交叉地形成。此外，TFT的a — S i層2 6如圖2 (c)所示，也可以是雙層的a — S i層26 a 、b 。但也 可以是一層。 (9 )如圖2 ( e )所示，可進一步把保護絕緣膜3 6 全面沉積，然後在T F T的汲極3 4與輔助電容電極4 0的 位置形成通孔46a ，48a 。 (1 0 )如圖3所示，把樹脂膜（聚合物）4 2全面沉 積，然後在T F T的汲極3 4與輔助電容電極4 0的位置形 成通孔4 6 b，4 8 b。樹脂膜4 2乃感光性絕緣體，可在 使用遮罩曝光與顯像的情況下形成通孔4 6 b ，4 8 b。此 外，也可利用雷射方式形成通孔46b ，48b 。 (11)透過樹脂膜42的表面與通孔46b ，48 b，可和輔助電容電極4 0與TFT的汲極3 4連接。連接 的部分利用I T ◦等透明導電膜4 4進行。用I T〇進行接 續時，同時也會形成晝素電極（沒有圖示）。然後，藉由形 成配向膜，就可完成圖1的陣列基板1 0 。 本發明可利用形成追加絕緣膜2 4的方法降低閘極線 1 4與輔助電容線1 6與源極線3 8上產生的電容，並使配 -14-

200527091 線遲延問題不容易產生。因為不會在T F T等地方形 絕緣膜2 4 ，所以不會惡化T F Τ特性。另外，得到 • Η 點的同時，本發明不過增加一些形成追加絕緣膜2 4 步驟導致的 1 P E P (Photo Engraving Process)而 因為不會直接在閘極線1 4上形成追加絕緣膜2 以形成追加絕緣膜2 4時的蝕刻不會造成閘極線1 4 助電容線1 6受損。 (3 )與（4 )工程完畢之後也可進行洗淨。將 緣膜下層2 0與追加絕緣膜2 4洗淨，可除去極微細 等雜質，也可降低層間短路。 透過上述工程，可如圖1所示，在閘極線1 4、 容線1 6與源極線3 8交叉的X部形成追加絕緣膜2 後，也可在閘極絕緣膜1 8的雙層之間，也就是所有 3 8下方形成追加絕緣膜2 4。 上述實施型態針對獨立C s構造的陣列基板做了 明，但也可以採用其他構造。比如，也可把本發明應 為某晝素閘極線鄰接的晝素輔助電容而發揮機能的周 極線電容構造的陣列基板上面。換言之，這是在上述 態中消除輔助電容線形成的。在此情況下，追加絕緣 在閘極線與源極線交叉部形成。 以上乃是針對本發明實施型態的說明，但本發明 限於上述實施型態。除此之外，本發明可在不脫離主 内由各該業者根據相關專業知識進行改良、修正與變 【圖面的簡單說明】 成追加 這些優 (4 ) 已。 4，所 或輔 閘極絕 不純物 輔助電 。铁 TjL rf、、、 源極線 說 用在作 知閘 實施型 膜只能 並不侷 旨範圍 更。 -15- 200527091 第1圖是顯示本發明陣列基板構成之斷面圖。 第2圖是顯示本發明陣列基板製造方法之圖，（a )乃 基板上形成閘極線與輔助電容線的圖，（b )乃形成下層閘 極絕緣膜與追加絕緣膜的圖，（c )乃由上層閘極絕緣膜形 成蝕刻停止層的圖，（d )乃形成源極線、輔助電容電極、 源極電極和汲極電極的圖，（e )乃形成保護絕緣膜的圖。 第3圖是在圖2 ( e )後面形成樹脂膜的圖。 第4圖是顯示傳統陣列基板構造的斷面圖。

第5圖是顯示配線遲延狀況的圖。 第6圖是顯示傳統其他陣列基板構成的斷面圖。 【符號說明】 1 0 ，5 0 ，5 2 :陣列基板 1 2 :絕緣基板 1 4 :閘極線 1 6 :輔助電容線 1 8 ，1 9 :閘極絕緣膜 2 0 :下層的閘極絕緣膜 2 2 :上層的閘極絕緣k 2 4 ，5 2 :追加絕緣膜 26:TFT隧道用的半導體層 , 2 8 : #刻停止層 3 0 : η +半導體層 3 2 ·源極電極 3 4 :汲極電極 -16- 200527091

3 6 :保護絕緣膜 3 8 :源極線 4 0 :輔助電容電極 4 2 :樹脂膜 4 4 :透明電極 46a ，46b ，48a ，48b :通孔 -17-

Claims (1)

1. 200527091 十、申請專利範圍： 1 . 一種陣列基板，包括 It 一絕緣基板， 複數個閘極線，並列於該絕緣基板上， 一雙層構造閘極絕緣膜，配置於該絕緣基板上並被覆 該些閘極線， 一源極線，配置於該閘極絕緣膜上，並和該些閘極線 形成立體交叉，

   一追加絕緣膜，配置於該源極線下方及該閘極絕緣膜 兩層之間的部分或全部區域。 2. 如申請專利範圍第1項之陣列基板，其中，該追加絕緣膜 係配置於該些閘極線與該源極線的交叉部位。 3. 如申請專利範圍第1項或第2項中任一項之陣列基板，其 中，該些閘極線彼此之間具有一輔助電容線。該追加絕緣 ,j 膜係配置於該輔助電容線與該源極線交叉部位。 4. 如申請專利範圍第1項至第3項中任一項之陣列基板，其 中該追加絕緣膜與該閘極絕緣膜的蝕刻速度選擇比為3 以上、5 0以下。 5. —種陣列基板的製造方法，包含下列步驟， 在一絕緣基板上並列形成複數個閘極線， 在該緣基板上形成兩層構造的一閘極絕緣膜被覆於 該些閘極線上， 在該閘極絕緣膜上形成一源極線，並與該些閘極線立 體交叉，其中更包含一步驟： -18- 200527091 在該電源極線下方及在該閘極絕緣膜雙層之間的部 分或全部區域形成一附加絕緣膜。 6. 如申請專利範圍第5項之陣列基板的製造方法，其中，該 附加絕緣膜只限於形成於該些閘極線和該源極線的交叉 部位。

   7. 如申請專利範圍第5項或第6項中任一項之陣列基板的製 造方法，其中更包括一步驟，在該絕緣基板上的該些閘極 線彼此間形成一輔助電容線，而且該追加絕緣膜只能形成 於該輔助電容線與該源極線的交叉部位。 8 .如申請專利範圍第5項至第7項中任一項之陣列基板的製 造方法，其中更包括一步驟，形成該閘極絕緣膜之下層 後，洗淨該下層表面。

   -19-