TW200525732A - Semiconductor devices having at least one storage node and methods of fabricating the same - Google Patents

Description

200525732 九、發明說明： 【發明所屬之技術領域】 別曰是有關於—種半導體元件及其製造方法，且特 關於一種至少具有一儲存節點的半導體元件及其製 【先前技術】 電容?1儲;元件會有至少-個 媒m ! 者輸的貧料，此電容器包括一個下電 稱之)、-個上電極'以及-層“ 式、存節點的結f，、電容器可以分成平面式、溝渠 二使用：二由堆疊式轉換的圓柱型，動態RAM已 ，财料設計_的同時提 量產:二節點的半導體元件現已 在單一個半導體基底上要放上大“ 作是因為儲ί:存節點之間不能有電性橋接。 .，之間的間隔會變的比設計規則縮二 =二:關:':ρ，點之間就會更容易發二= 面積増二半導趙規節點的接觸 外的機會，也就是偏離就丨半導體基底以 15250pif 200525732 儲存節點中使用的設計規則會 存節點的大小，以及在被選定的== 土赫即點之_間隔，因此需要提出—種半導體擊 ί離現ΐ避免制儲存節關設計則彳時在儲存節點上的 情辟mi? Δ W、 種私谷态在位70線上的動態隨機存取記 二㈣/的製造方法’根據此，643專利，此方法包括 極说熟有—個電㈣在位元線上結構(底部電 丄、诸存電極之間形成自我對準接觸窗開口，此外這此自 ;=接㈣心會匈魏人接著減⑽成^^ 吕己憶胞。 是’643專利的方法會讓兩個相鄰的儲存節點彼此 =’、側壁有同#的®度’此方法可能會因為採用縮小設 計ί則的半導體製_ ，讓DRAM記憶雜難避免在 儲存節點處發生的偏離現象。 【發明内容】 ，據本發明的一些實施例，提供適合在不增加平面面 積=情況下可以避免儲存節點之間橋接的半導體元件，並 且^供了半導體元件的製造方法，可以在不增加平面面積 的情況下增加儲存節點之間的實際間隔。 Λ為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 15250pif 6 200525732 【實施方式】 圖1為根據本發明一實施例的一種半導體元件的佈局 圖’而圖2與3分別為沿著圖1的線段I-Ι，與ΙΙ-ΙΓ之剖面 圖。 、參照圖1至3，一層位元線内層絕緣層100會覆蓋一 個半導體基底50,而位元線圖案200會位在位元線内層絕 緣層100上’位元線間隙壁24〇會分別位於位元線圖案2⑽ 的侧壁上，位元線間隙壁24〇是钱刻比不同於位元線内層 絕緣層100的-層絕緣層，每個位元線圖案較佳包括 一個位元線140與一個堆疊於其上的位元線蓋層圖案 較適當的是位元線蓋層_ 18()是—層具有與位元線 間隙壁240大致相同的敍刻比的一層絕緣層，且位元線⑽ u括層彳> 雜的夕晶發層以及—層堆疊於其上的砍化金屬 層:=外’位讀⑽可以是—層具有高熔點的金屬層， 位7G線内層絕緣層_較佳是—層氧化物層。 -層埋入式内層絕緣層會放 導體基底5G之上’且至少—埋人式接職開口= 之間，會穿透埋入式内層絕緣層 ^ ^ ^曰絶緣層100，此埋入式接觸窗開口 300 Η -種里入式接觸窗開口墊3 接觸窗開口墊330是一秸换蚀从々 平乂仫扪疋埋入式 絕緣詹280妓-種絕/日韻’而埋入式内層 大致相同的侧比。 具有與位元縣内層絕緣層100 個圓柱狀的儲存郎點482會放置在埋入式接觸窗開 15250pif 200525732 口墊300上，此儲存節點術包括一個底部部分 連接到埋入式接觸窗開口塾33〇，而_個圓^性 swj之後此圓著狀側壁都以”側壁sw”稱由 = 的邊f/40往與半導體基底相反的方向二(ί圖^f I中疋在Ί):如圖1所示’在兩個儲存節點482之；的;; 隔可以被分成沿著X轴方向的第一間隔L1以及沿著^ 方向的第二間隔L2，假如第一間隔u小於第二輪 的話，側壁SW會包括第一側邊壁swi / SW2，每—個會有不同高度且會彼此相對，邊璧 也就疋况n邊壁SW1具有—個第 =。 二側邊壁觀具有—個第二高度m會比第—高度H1而短第 *亡ί外1士1圖2所在兩個相鄰的儲存節點482之門。 由右邊在左邊依序為第-儲存節點與第二儲存節點，， 儲f節點的第二側邊壁SW2會相鄰第二節點t 個階梯差IM，特別的是假如側壁s θ 儲存節點482的上方寬度會比 、斜的輪靡’ ;第-與第二側壁—之=== :括另= ^ ^個第二側邊壁與一個第四彻丨遠辟 =、SW4，這些會彼此相對，在此情形中，g j 側邊壁SW3、SW4會有同樣的高度，就像第一—與第四 存節點482達不到預期，准他們之間^性 橋接的可能性也會比習知技術低許多。 ：生電眭 . ' .. · 15250pif 8 200525732 因此’要注意側壁s w指的是呈圓柱狀的儲存節點4 82 的整個側壁，是由四個側邊壁SW1至SW4構成。 省在進一步的詳細說明中，會提到具有圖丨的佈局之半 —體元件’此半導體元件包括在__個二度空間的陣列沿著 行與列的複數個圓柱狀儲存節點在半導體基底5〇之上，每 一個儲存節點482包括一第一側邊壁與一個第二側邊壁 =1 SW2在列中平行且彼此相對，與一個第三側邊壁與 48^壁湖、綱在行中平行且彼此相對，儲存節點 於第^第二㈣^ SW、SW2的至少之—的高度要低 於弟二與第四側邊壁SW3、SW4。 在儲存卽點482之間的埋入式内層絕緣層2肋會被一 I.爲虫Ϊ阻撞層36G覆蓋，較適當的是此侧阻擔層是 存二:二蝕刻比與埋入式内層絕緣層不同，而儲 :即Ϊ 1會是一料電層而埋入式接觸窗開口墊330會 疋一層摻雜的多晶矽層。 局圖 面圖 圖^根據本發明另—實施例的—種半導體元件的佈 ，而圖5與6分別為沿著圖4的線段w，與Μ，之剖 叫’•山，八口V '师个Ρ即點 3 接觸窗開口墊33G上，此館存節點486⑹ 分640電性連接到埋人式接觸窗開口塾％

ί底^ ^會由底部部分的邊緣_往與半導I ^ 5=反的方向延伸(在圖5與6，中是往外如圖*戶 在兩個儲存節點486之間的間隔可以被分成沿著 15250pif 200525732 方向㈣-間隔u以及沿著丫轴方向的第

如第-間隔L1小於第二間隔L2的話，側壁J -側邊壁謂與第二側邊壁SW2，會有同樣的 彼此相對，如圖5所示。 °又 ^ 三側ί壁=個包括一個第 m且彼此減，在輯況中，分财侧的m高度 第三與第四側邊壁SW3、SW4鱼筮哲 廿即點Τ SW2會有-個階梯差D2。 —及红側邊壁簡、 假如側壁SW有一個傾斜的輪廓，儲存節點傷 方寬度會大於其下方寬度，因為第— ^ 、 SW2、SW3、SW4之間有階梯差D2，館計、 的X軸中不如預_可驗會降低，這是^為^圖一4 側邊壁SW卜SW2的第三高度H3會 盘=”第一 SW3 ^ SW4 ^ ^ ^ H1 „，. =:明;=間發生電性橋接的可能性：= 為一層簡選擇比與埋入式内層 H擒層360 層，而儲存節點486為—層導電層θ =的絕緣 33〇是-層摻雜的多晶石夕層。 里入式接觸由開口墊 佈局:另-種半導體元件的 ^ 別為/口者圖7的線段Μ，與ΜΙ，乏 15250pif 200525732 剖面圖。 少一=:開=:存:點49!會被放置在至 個底部部分64。電性_埋人式接===- 而-個側壁sw會由底部部分的邊緣_往4導= 50相反的方向延伸(在圖8與9中是。基底 在兩個儲存節點490之間的間隔可以被分成、” u二 ==以第及沿著γ轴方向的第二間二，= :=:=::第，u， m A等於，側壁sW妨搞者勹

括第-側邊^ SW1與第二側邊壁SW2 #上田I 且會彼此相對，如圖8所示。 间又H4 f一方面’在圖9中’側壁SW會進—步包括一 二側邊壁與-個第_邊壁SW3、綱， 咖=的尺寸會與第三與第四側邊壁SW3、 SW4的第五南度H5不同’因為如此， ^側邊壁撕、隨會比第三與第四側邊壁SW3、二 SW4rti—個階梯差〇3，而第三與第四側邊壁綱、 SW4會比圖6的側邊壁矮，以形成—個階梯差μ。 S假如側壁’有一個傾斜的輪廓，儲存節 ^ X度會切其下方寬度，在沿著® 7的X軸 鄰第"與第二側邊壁SW1、SW2之間以及沿著 圖7的Y軸方向的兩相鄰第三與第四侧邊壁縮、綱 15250pif 11 200525732 之間的確實間隔會分別因為高度差D3#D4而增加 即使假如儲存節點490不如預期，在他們口此 接的可能性相較於習知技術還是明顯的減少。θ X ―性橋 姑ί儲存節點稱之間的—層埋入式内層絕緣層合 刻阻擒層36G覆蓋’較適當的是此勤 1阻擒層‘ 声，曰科,選擇比與埋入式内層絕緣層28〇不同的絕緣 ⑽是一層摻雜的多曰^層〜層埋入式接觸窗開口塾 一圖10為根據本發明另一實施例的又再另一種 與12分別為沿著圖10的線段與 ^照圖1G至12 ’圓柱狀的儲存節點493會被放 上 接觸窗開口塾现上，此儲存節點桃包括 ，分_電性連接到埋入式接觸窗開口墊330 基底5Π—/固側壁請會由底部部分的邊緣640往與半導體 493之hL反的方向延伸。如圖10所示，在兩個儲存節點 以及隔可峨分成沿著x財向的第一間隔L1 的第--軸方向的第二間隔L2，在儲存節點 493之間 於第—n::L2^佳是會小於第-間隔u，但也可能會大 sll盘#: L1或等於，側壁Sw較適當包括第一側邊壁 如圖ι'ι二側邊壁SW2 ’有第六高度H6且會彼此相對， Η 1丄所不〇 為第面’在圖12中，儲存節點493 *右到左依序 ^2S〇pi{ 12 200525732 也就是說第-儲存節點具有—個有第 邊壁與第四側邊壁SW3、SW4,則 古楚古疮W1认贫,t . 弟—儲存節點具有一個 有第-问度m的苐三側邊壁與第四側邊壁撕、剛。 在圖12中所示的兩相鄰第—與第 如此在儲存節點493之間會存二== 特別的是’假如侧壁^有一個傾 ===大於其下方寬度，兩相= 側邊壁SW卜SW2之間以及兩相鄰第 sw3、sw4之間的確實間隔會分別因為高度π 力”因此即使假如儲存節點493不如預期，=二3: =接性相較於習知技術還是明顯的減少夕 ㈣說明中，提到具有圖1Ό的佈^半 ¥體7〇件，此+^體辑包括在—個# 行與列的複數個圓柱狀儲存節點4 美：。者 i列在點493包括第一群的儲存 數列’以及第二群的儲存節點側壁沿菩 ，者偶 Ο ' 弟 二群的儲存節點侧 在儲存節點493之間的一爲i n=r層36°覆蓋，“當的=:層擋= 料電層，埋入式接觸窗開口塾 15250pif 13 200525732 330是一層摻雜的多晶石夕層。 圖13為根據本發明另—實施例的又再另—種半導體 圖14與15分別為沿著圖13的線段^ m-nr與题，之剖面3圖】。6㈣辑沿著圖13的線段 至,,、if L7 ’圓柱狀的儲存節點495會被放置在 C 1 口墊330上，此儲存節點495包括 ^固底部部分_電性連接到埋入式接觸窗開時330 f二而一個側壁SW會由底部部分的邊緣640往與半導體 ==方了向^ 曰1的間可以被分成沿著χ轴 =Υ轴方向的第二間隔L2，在儲存 ' 或等於’側壁sw較適當會有第七高Η?， ^ ^’此側壁^可能會有大於第七高度的第一高 度H1，如圖15所示。 门 一儲^^卜^1」6中二儲存節點495由右到左依序為第 一 P”.’ ★弟二儲存節點，包括具有第一高度H1的第 ::是?3::邊壁SW、SW2，同時第二儲存節點較 = 高度H7的第—織壁與第二侧邊壁 _墙，因此在第第一側邊壁與第二側邊壁SW1、 第一伽邊一^存節‘點的第二側邊壁SW2與第二儲存節點的 1在第之間有—個階梯差D6，同樣的如上所 第一儲存郎點的第二側邊壁SW2與第三儲存節點的 15250pif 200525732 第-:邊：sw之間也會有一個階梯差況。 另一方面，在圖π中， 點有具有第一高度H 第一儲存卽點與第三錯存節 SW4,同時第二錯存〜二贿，與第四侧邊壁SW3、 邊壁與第四側邊高度奶的第三側 ί;側触綱點的 差^第-即點的第二側邊壁SW3之間也會有—個高; 因此’由圖13的線段14,、IMI，、 的剖面來看，儲存節點495之-會被在四個方J IV_IV， 相鄰其他储存節點圍繞，此被選定的 =高度差異，在此被選定的储 H1或第七高度H7，且同時四個 :度 會分別有第七高度H7或第—高度H1 /、他料即點奶 特別的是，假如側壁sw有一個傾斜的 點度會大於其下方寬度，在兩相;第-二 =存即點之間的確實間隔乙及在兩相鄰第三與第四儲二 即2_確實咖會隨著階梯差D6㈣加，如圖_ 、。’面圖所不，因此即使假如儲存節點495不如 : 間發生電性橋接的可能性相較於習知技術還是明 在進一步的詳細說明中，提到具:有圖13 導體元件娜體元件包括在一個二度空間的 15250pif 15 200525732 1 亍與=複數個圓柱狀儲存節點 上在此錯存節，點495包 ^^體基底5〇之 跨偶數列與偶_者是群的儲存節點’放置在橫 而第二群的4=;;==行的，區域上， 群的儲存節點以冰5上述，就是相鄰於第一 行的交錯區域上，第一群行或者是奇數列與偶數 二群的儲存節點側壁。存_側壁的高度會低於第 被-層二::二5:二;層埋入式内層絕緣層28。會 為-層蝕科選二盘二’= 當的是此蝕刻阻擋層360 層，而儲存rfH 絕緣層280不同的絕緣 33〇是一声‘J日層導電層，埋人式接觸窗開口墊 ^層得雜的多晶石夕層。 製作Ϊί。’配合圖示說明根據本發明的一種半導體元件的 法的^8圖至2 3分別為說明本發明的半導體元件之製造方 ，參照圖18至23，在半導體基底5G上形成一層位元 $層絕緣層100，然後在具有位元線内層絕緣層100的 V，基底50上形成位元線圖案2⑻’在位元線圖案細 壁上會分別形成位元線間隙壁240，一層埋入式内層 =、、象層280會形成在位元線内層絕緣層100上以覆蓋位元 、、圖案200與位元線間隙壁mo，此時較適當的位元線内 f絕緣層100會由一層與埋入式内層，絕緣層280有大致相 同的蝕刻比的絕緣層構成，而位元線間隙壁240會由一層 152S〇pif 200525732 與埋入式内層絕緣層280具有不同蝕刻比的絕緣層構成。 此外，每一個位元線圖案200最好包括一個位元^ 14〇與 一個位元線盍層圖案180堆疊於其上，較適當的位元線蓋 層圖案180是由一層與位元線間隙壁24〇具有大致相同: 刻比的絕緣層構成，而位元線140包括一個摻雜的多晶矽 層與一層矽化金屬層堆疊於其上，此外位元線14〇可以用 具有高熔點的金屬層構成。

埋入式接觸窗開口 300會形成在位元線圖案2〇〇之間 穿過埋入式内層絕緣層280與位元線内層絕緣層1〇〇，此 埋入式接觸窗開口 300會暴露出半導體基底5〇，狹後埋入 式接觸窗開口墊330會分別填入埋入式接觸窗開口遞 中，此埋入式接觸窗開σ墊330會接觸半導體基底5〇以形 成擴散層335。一層蝕刻阻擋層36〇與一層鑄造層39〇會 ，序形成在具有埋入式接觸窗開口墊现的半導體基底％ …^儲存接觸窗開口 400會形成以穿過鑄造層390與钱 二且^層36〇並暴露出埋入式接觸窗開口塾挪的頂端表 祕ί此’每—個儲存接觸窗開D働會被形成具有傾斜 梓：：二以上方寬度會大於下方寬度’較適當的蝕刻阻 =Γ —層與位元線間隙壁24g具有*致相同的 ri居ϋ緣層構成，而鑄造層390會是由與埋入式内層 否曰、目同的絕緣層構成，此外鑄造層390較適當是 由種絕緣層構成’埋入式接觸窗開口塾330較佳會 由V電層她是_的乡祕層顧,。 一層儲存伽層43〇會共形⑽録具有儲存接觸窗 15250pif 17 200525732 Π :半導體基底5〇上，並在儲存節點層430上形成 -層犧牲層携’接著在犧牲層働與儲存節點層上 t-道平坦化步驟，直縣露出鑄造層的頂端表面 為止’以形成儲存節‘點働與犧牲層圖案5〇0，儲存 480與犧/生層圖帛5〇〇會分別填滿儲存接觸窗開口 _，因 此儲存節點彻會被铸造層綱與犧牲層圖案圍繞， 所以其頂端表面會暴露出來，犧牲層會由—層與缚造 1 390有大致相同钮刻比的絕緣層構成，而儲存節點層備 ^由像是埋入式接觸窗開口墊现的一層導電層也就是播 雜的多晶石夕層構成。 圖24與26分別為沿著圖！的線段^，之剖面圖，而 圖25與27分別為沿著圖！的線段π_π，之剖面圖。 請參照圖1以及圖24至27，在具有犧牲層圖案5〇〇 的f導體基底50上形成一層光阻層6〇〇，在光阻層6〇〇上 進行道光學4影製程以在光阻層600中形成儲存開口 A此儲存開口 a會分別暴露出圖23中的儲存節點480 的頂端表面，在具有儲存開口 A的光阻層上進行一道蝕刻 製程630以部分移除儲存節點48〇到一預定深度，並形成 儲存節點482。 每個儲存節點482會有一個傾斜輪廓所以上方寬度會 比下方寬度大，並且也因此會形成側壁sw(圓柱狀侧壁， 之後以’’側壁SW”稱之）包括兩對側邊壁，也就是第一到第 四側邊壁SW1、SW2、SW3、SW4，'兩對中每一對的兩個 側邊壁會彼此相對，在此較適當的是每個儲存開口 A會重 15250pif 200525732 f ί二ί第四側邊壁SW1、SW2、SW3、SW4之中的至少 继、，以暴露出儲存節點482的頂端表面。 第一 mrf點482之間的間隔包括沿著圖1的X軸方向的 間隔^μ ^ W Y ^方向的第二間隔U ’假如第— 二二間隔U小的話，側壁3霄較佳會包括彼此 ^不同的第—側邊壁與第二側邊壁謂、隨，如圖Μ π、ι，’也就是說第—側邊壁SW1具有—第一高度 —侧邊壁SW2具有第二高度，會比第一高度H1 小’第一側邊壁與第二側邊壁SW1、SW2會彼此相對。 錢此圖24與26中由右往左方向的兩相鄰的第一 ^筇點中，第一儲存節點的第二側邊壁SW2會與 存節點的第—側邊壁SW1相鄰，因為這樣在儲存節 :喜82之間會有階梯差m存在，且因此在第一與第二側 土 1、SW2之間的確實間隔會因為階梯差D1而增加。 ，一方面，如圖25與27所示，儲存節點482的側壁 =括第三側邊壁與第四側邊壁SW3、剛彼此相對，在此 f 土’第二與第四側邊壁SW3、SW4具有同樣的高度就 弟一尚度H1，因此即使儲存節點482不如預期，在他們之 間發生電性橋接的可能性相較於f知技賴是明顯的減 少。 在進一步的說明中，根據本發明提到的儲存節點 482，會在半導體基底5〇上形成複數個圓柱狀的儲存節點 482 ’且^沿著行與列形成在一個二度空間的陣列中，在此 形成的每一儲存節點482其侧壁SW包括苐一你1邊壁與第 15250pif 200525732 二側邊壁讀、SW2在列中平行並相對，以及第三 與第四側邊壁謂、SW4在行巾平行並彼此㈣。在^ 較適當的形成的每個儲存開口八會重疊第—到第四 SW卜SW2、SW3、SW4之中的至少—侧邊壁以= 儲存節點482的頂端表面。 、出 姓刻製程630的進行會對鑄造層與犧牲層 有姓刻比，接著在進行飯刻製程63〇之後，將光阻層 6〇〇自半導體基底50移走，接著用姓刻阻擔層36〇作為一 層緩衝層進行-道祕刻以移除犧牲層圖案以及鱗造 ，這些分別會接觸儲存節點482的内部側壁與外部 圖28與30分別為沿著圖4的線段14，之剖面圖，而 圖29^與31分別為沿著圖4的線段IWI，之剖面圖 4參照圖4以及圖28至31，在圖23中具有犧牲層圖 案500的半導體基底50上形成一層光阻層600,在光阻層 6〇〇上進行一道光學微影製程以在光阻層600中形成儲存 開口 B，此儲存開口 B會分別暴露出圖23中的儲存節點 480的頂端表面，在具有儲存開口 b的光阻層上進行一道 蝕刻製程630以部分移除儲存節點48〇到一預定深度，並 形成儲存節點486。 每個儲存節點486會有一個傾斜輪廓所以上方寬度會 比下方I度大，同時也會形成側壁SW包括兩對側邊壁， 也，是第一到第四側邊壁SW卜SW2:、SW3、SW4 ,兩對 中每—對的兩個側邊壁會彼此相對，在此較適當的是每俯 15250pif 20 200525732 會重疊第-到第四側邊壁_、SW2、SW3、 的頂端表面至少一對相對的側邊壁以暴露出儲存節點概 方向之間的，包括沿_3與3〇的Χ抽 如第-m曰隔卩及沿著Υ轴方向的第二間隔L2，假 括右π ^ 第二間隔L2小的話，側壁s w較佳會包 度H3的第一側邊壁與第二側邊壁SW1、 1侧邊壁與第二側邊壁sw卜SW2會彼此相對。 f方面，如圖29與31所示，側壁SW包括具有同 樣南度H1的第三側邊壁與第四侧邊壁SW3、SW4彼此相 對在，凊开>中，第三與第四側邊壁SW3、與第一側 邊壁與第二側邊壁讀、SW2之間會有階梯差D2。 、假=儲存節點486的側壁SW具有一個傾斜的輪廓所 以上方寬度大於下方寬度的話，個別具有第一到第四側邊 壁SW卜SW2、SW3、SW4的儲存節點486因為階梯差 D2沿著圖4的X方向會表現不如預期的可能性會降低。 這疋因為第一與第二側邊壁SW1、SW2的高度H3會比第 二與第四側邊壁SW3、SW4的高度H14小，因此即使儲 存節點482不如預期，在他們之間發生電性橋接的可能性 相較於習知技術還是明顯的減少。 钱刻製程630的進行會對鑄造層39〇與犧牲層圖案 5〇〇有蝕刻比，接著在進行蝕刻製程63〇之後，將光阻層 600自半導體基底50移走，接著用飯刻阻擋層36〇作為一 層緩衝層進行一道濕蝕刻以移除犧牲層圖案5〇〇以及鑄造 15250pif 21 200525732 ^9。0 ^些分別會接觸儲存節點486的内部侧壁與外部 圖33"與35分別二、^為=者圖7的線段π之剖面圖，而 請參照^7圖7的線段叫1，之剖面圖。 ® 以及圖32至35，在圖23 Φ且右描铋厗岡 案500的半導體 中具有犧牲層圖 600上進彳f i ^ 形成一層光阻層6〇〇，在光阻層 開口 C 學Γ製程以在組層_中形成儲存 存節點480的頂端C,、E會分別暴露出圖23中的儲 上ilM千一、表面，在具有儲存開口 C、E的光阻層 定深度，ί形分移除儲存節點480到一預 比下節ΓΓ會有，傾斜輪廓所以上方寬度會 H ^ 同時也會形成側壁sw包括兩對側邊壁， 儲存開口 C ’在此較適當的是每個 四側邊壁SW1、;W2、sw^4==:存第;到第 的頂端表面。 曙以暴路出儲存即點490 儲存節點490之間的間隔包括沿著圖7的χ輛方 L2:=，Y轴方向的第二間隔u，第二間： t ^佳會祕第-咖L卜但也可齡讀第_ =等’側壁SW較佳會包括有同樣第四高度H4彼此相 、的第一側邊壁與第二側邊壁sw卜'SW2，如圖32盥 所示。 /、3 15250pif 22 200525732 另一方面’如圖33與35所示，側壁Sw包括具有相 同第五兩度H5的第三側邊壁與第四側邊壁8^^3、3^^4彼 此相對，在此情形中，第三與第四側邊壁SW3、SW4的第 五咼度H5會跟第一與第二側邊壁sw卜SW2的第四高度 H4不同，因為這樣，第一與第二側邊壁SW1、SW2會比 圖31中的第二與第四側邊壁SW3、sw4—，而具有一個 階梯差D3,而且第三與第四侧邊壁SW3、SW4會比圖31〇 中的侧邊壁矮，而具有一個階梯差D4。 特別的是，假如儲存節點49〇具有傾斜輪廓所以上方 寬度大於下方寬度的話，在沿著圖7的χ軸的兩相鄰第一 與第二側邊壁SW1、SW2以及在沿著圖7的γ轴的兩相 鄰第三與第四側邊壁SW3、SW7之間的確實間隔會分別因 為階梯差D3、D4而增加，她於胃知技術結構的特性| 明顯的減少在他們之間發生電性橋接的可能性，即使儲ς 節點482不如預期。 钱刻製程63〇的進行會料造層麵牲層圖案 500有蝕刻比，接著在進行蝕刻製程63〇之後，將光阻芦 600白半導體一基底50矛多走，接著用_阻擔層36〇作為二 層缓衝層進行一道濕蝕刻以移除犧牲層圖案5〇〇以及生 層390，這些分別會接觸儲存節點_的内部側壁斑外= 侧壁 圖36與38分別為沿著圖丨〇的線段1-1，之剖面圖，而 圖37與39分別為沿著圖10的線段Η·π，之刳面圖而 請參照圖1〇以及圖36至39 ,在_ 15250pif 23 200525732 圖案500的半導體基底5〇 層_上進行一道光學微一層7阻層_，在光阻 存開口 F，此儲存門 衣私以在光阻層600中形成儲 儲存節點Γ-置在雜_ 23中的 儲存開口 F也會暴露出：置頂Π，這些 他儲存電極。接著，在具有的兩線上的其 ，製一部分移 ^成儲存節點493，每個儲存節點493會有傾钭^ ’ 所以上方寬度會大於下方寬度。 ㈣斜輪靡， 存rit步的說日种，根^發明提供_ 中的儲 =93的描述中，複數個圓柱狀的儲 體基底50上，且是在兩物种成行與列，二 =郎點493包括第-群儲存節點沿著偶數列以 ς =節點沿著奇數列，在此儲存開口 F會覆蓋第—群= ★儲存節點482之間的間隔包括沿著圖1〇的χ軸方 ，第一間隔L1以及沿著γ軸方向的第二間隔L2，第二間 隔*L2會比第一間隔L1小，但是也可以大於第一間隔 或等於，側壁SW較佳會包括彼此相對且具有同樣第^高 度H6的第一側邊壁與第二側邊壁SW1、SW2，如二 與％所示。 °

一另一方面，如圖37與39所示，由左到右的第一與第 二儲存節點彼此高度不同，也就是說'第一儲存節點有 >第三 側逢壁與第四侧邊壁S W3、S W4具有第六高度H6，而J I5250pjf 24 200525732 亡，存節點有第三侧邊壁與第四側邊壁sws、s綱具有第 二尚度m ’在此，第—儲存節點的第四侧邊壁謂會盘 節點的第三側邊壁sw3相鄰，在儲存節點柳 之間會有一個階梯差D5。 特別的是，假如儲存節點493的侧壁SW有一個傾斜 輪話’上方寬度會大於下方寬度，兩相鄰的第三與第 四:楚壁SW3、綱之間的實際間隔，就像兩相鄰的第 邊壁SW1、SW2之間一樣，會因為階梯差D5 a 口，因此即使假如儲存節點4叼不如預期，相較於習 技術在他們之間發生電性橋接的可能性還是會明顯的減 /心 〇 另外，稷數個圓柱狀的儲存節點493會形成在半導體 =50上m間内成行與列，如圖13所示，在此儲 包括第一群儲存節點，放置在偶數列與偶數行 、乂I區域|也放置在奇數列與奇數行的交錯區域 t，以及第二群儲存節點，放置在上述區域之外的奇數列 二偶數行的交錯區域上，—樣也放在在偶數触奇數行的 =區域上，並與第—群儲存節點相鄰，在此第的 存郎點會被圖13中的儲存開口 G重疊。 ，刻衣^㈣的進行會對鑄造層390與犧牲層圖案 500有触刻比，接著在進行餘刻製程630之後，將光阻声 體基底50移走，接著用侧阻擋層·作為: f緩衝層進行—道濕_卿除犧牲案500以及轉造 層，这些分別會接觸儲存節點493的内部侧壁與外部 . ...... , 15250pif 25 200525732 側壁》 -個其輪==縣節點中至少會有 ::與 的製作===;::=3元件可以由半導體基底 者的期彳#，ϋ _又率且此半導體元件可以滿足使用 ㈣期待’謂建立對使財縣來價值。 存發明的另一方面’雖然本發明的敘述都是與儲 存即點的圓柱狀侧壁有關，在 用其他形狀也可以，因此由神與範圍之類採 壁並不一定要是圓柱Γ 即的底部邊緣延伸的側 ，在將以-個沒有_的方式酬本發明的實施例。 丰導贿發Γ的實施例提供—種具有至少—個儲存節點的 +導體7〇件及其製造方法。 ^根據本發明的一些實施例，提供一種具有至少一儲存 節點的半導體元件包括一個半導體基底，一個儲存節點會 形成在此半導體基底上，此儲存節點具有底部部分與一圓 柱狀側壁（此圓柱狀側壁之後會用，，側壁，，稱之）由底部部分 的邊緣往上延伸，至少一部分的側壁會凹陷。 ^根據本發明的一些實施例，提供一種具有至少一儲存 郎，的半導體元件包括一個半導體基底，複數個圓柱狀儲 存郎點會在二度空間内成行與列的排列在半導體基底上， 每個儲存節點具有第一側邊壁與第二側邊壁與列平行且彼 此相對，並有第三側邊壁與第四側邊壁與行平行且彼此相 15250pif 26 200525732 ‘側邊壁的至少之一的高度 對，而且儲存節點的第一與第 會比第三與第四側邊壁低。 …根據本發明的_些實施例，提供一種具有至少一 牛包括一個半導體基底，複數個儲存節點 i圓㈣、ίίί體基底上，這些儲存節點具有底部部分以 儲二―力壁分別會由其底部部分的邊緣往上延伸，每個 著側壁邊緣會有同樣的高度，而兩相鄰的儲存 即”沾彼此會有具有高度差異的側邊壁。 #根據本發明的其他實施例，提供一種具有至少 上，又]成订與列的排列在半導體基底 盘第;:!：點包括第—群儲存節點沿著偶數列排列， 的Ϊ二ίΐ即點沿著奇數列排列’且第—群的儲存節點 的阿度會比苐二群的儲存節點低。 儲存㈣其他實關，提供υ具有至少一 狀的：义：體凡件包括-個半導體基底’複數個圓柱 在二度空間内成行與列的排列在半導體基 ^t’-Γΐ 點包括第—群儲存節點放置在偶數列與 及第域以及奇數列與奇數行的交錯區域上，以 郎點放置在偶數列與奇數行的交錯區域以及 這此第二交錯區域上，並相鄰第-群儲存節點， ㈣的高度會低於第二群儲存節點。 包括的—些實施例’提供轉有至少-儲存節點 成-層私職纽半導縣麵—:囊_先件 l525〇pif 27 200525732 之製造方法，一個傲古 點與犧牲層圖案會依序::::::鑄造層，儲存節 錯存節點會共行的形成麵，此時 頂端表面會暴露在鎿 二口令，儲存節點的 二案與‘造層的半導體基底上形成具有犧牲 層有一個儲存開口，以 ㈢先阻層，此光阻 穿過儲存開口進行—道韻“ 幕在鍺存節點上 節點的頂端妾；〇 、 錯存開口會暴露出儲在 根：二存節r ，的頂端表 層有與鑄造層的半導體基底厶成 先阻層具有儲存開口 ’以光阻層作為侧罩幕在 2點上穿過儲存開口進行一道钱刻製程 =儲存節點的頂端表面，且歸刻製程會部j除= 雖然本發明已以較佳實施例揭露如上，然其並非用以 义疋本發明，任何熟習此技藝者，在不脫離本發明之精神 ^範圍内，當可作些許之更動與潤飾，因此本發明之保護 專已圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1為根據本發明一實施例的一種半導體元件的佈局 1525〇pif 28 200525732 圖。 圖2與3分別為沿著圖！的線段H，與歸，之剖面圖。 圖4為根據本發明另一實施例的一種半導體元 局圖。 圖5與6分別為沿著圖4的線段w，與π_π，之剖面圖。 圖7為根據本發明一實施例的再另一種半導體元件的 佈局圖。 圖8與9分別為沿著圖7的線段μι，與π_π，之剖面圖。 圖為根據本發明另一實施例的又再另一種丰 元件的佈局圖。 苛假 圖11與12分別為沿著圖10的線段1-1，與11-11，之剖面 圖。 圖13為根據本發明另一實施例的又再另一種半導體 元件的佈局圖。 圖14與15分別為沿著圖13的線段I-Ι，血ΙΙ-ΙΓ之剖 面圖。 /、 圖16與17分別為沿著圖13的線段ΙΙΙ·ΙΙΓ與IV-IV， 之剖面圖。 剖面】18至23為說明本發明的半導體元件之製造方法的 ，24與26分別為沿著圖1的線段14,之剖面圖。 圖25盘27八认 ^ 刀別為沿著圖1的線段ΙΙ-ΙΓ之别面圖。 與3〇分別為沿著圖4的線段1-1，之剖面圖。 回9與31分別為沿著圖4的線段11-11，之柄商_〇 15250pif 29 200525732 圖32與34分別為沿著圖7的線段I-Γ之剖面圖。 圖33與35分別為沿著圖7的線段ΙΙ-ΙΓ之剖面圖。 · 圖36與38分別為沿著圖10的線段Ι-Γ之剖面圖。 圖37與39分別為沿著圖10的線段ΙΙ-ΙΓ之剖面圖。 【主要元件符號說明】 50 :半導體基底 100 :位元線内層絕緣層 200 :位元線圖案 240 :位元線間隙壁 · 140 :位元線 180 :位元線蓋層圖案 280 ··埋入式内層絕緣層 300 :埋入式接觸窗開口 330 :埋入式接觸窗開口墊 335 :擴散層 482 > 480 > 486 > 490 ' 493、495 :儲存節點 640:底部部分 φ LI、L2 :間隔 Η1〜Η7 :高度 SW :側壁 SW1〜SW4 :側邊壁 D1〜D6 :階梯差 360 :蝕刻阻擋層 ' 390 :鑄造層 15250pif 30 200525732 400 ··儲存接觸窗開口 430 :儲存節點層 460 :犧牲層 500 :犧牲層圖案 600 :光阻層 630 :蝕刻製程 A〜G :儲存開口

15250pif 31

Claims (1)

1. 200525732 十、申請專利範固： 1.—種半導體元件， 二半導體基底，·以及 部分與一:i:該基底上，並具有-底部 壁之一部分會凹陷。 刀的一邊緣往上延伸，至少該側 側壁包括兩;園導體元件，其中該

   該四側邊壁至少有二對的该些側邊壁會彼此相對，且 之巧度會低於其他的側邊壁。 儲存芯I!範圍第1項所述之半導體元件，其中該 方办二具有—傾斜輪廉’所以該儲存節點的-上 方見度會大於該儲存節點之一下方寬度。 4^申請專利範圍第】項所述之半導體元件，進一步 〇括i在該儲存節點的該底部部分與該半導體基底之間， 位兀線内層絕緣層，覆蓋該半導體基底； 每-放置於該位元線内層絕緣層上，

   兀線圖案具有一位元線與一位元線蓋層圖案堆疊於 丹上，以及 之入式接觸窗開口塾，放置在位於該些位元線圖案 以層絕緣層中，並電性連接到該底部部分 5.如巾請專利範圍第4項所述之半導體元件，進一步 匕括，在該位元線内層絕緣層與該底，部部分之間， 埋入式内層絕緣層’放置在該位元線内層絕緣層 15250pif 32 200525732 以及後蓋κ立疋線圖案並圍繞該埋人式接觸窗開口墊 該絲=阻朗放置在祕人式崎絕緣層上並圍繞 計！:如申請專利範圍第4獅述之半導體元件，其中該 同的钮刻率。 a ”祕人式接觸—口塾有大致相 7·如申請專魏㈣5項所述之半導體元件，其中該 内包括一絕緣層’具有一_比不同於該埋入式 8·如申請專利範圍第5項所述之半導體元件，其中該 f入式内層絕緣層包括—絕緣層具有無位元線内層絕緣 層大致相同的蝕刻比。 9·如申請專利範圍第4項所述之半導體元件，進一步 匕括、在忒些位元線圖案之間，位元線間隙壁分別接觸該 埋入式接觸窗開口墊，並覆蓋該些位元線圖案之該些側壁。 10· —種半導體元件，包括： 一半導體基底；以及 複數個圓柱型儲存節點，在該半導體基底之上的呈行 與列的一二度空間陣列中，每一該些儲存節點具有一第一 ，邊壁與一第二側邊壁平行於談些列並彼此相對，以及一 第二側邊壁與一第四側邊壁平行於該些行並彼此相對，而 «亥些儲存節點之該第一與第二側邊壁至少之一在高度上會 低於該第三與該第四側邊壁。 . .

   15250pif 33 200525732 ρ ;ιι·如申請專利範㈣1G項所述之半導體元件， 些儲存郎點具有—傾斜輪廓，所以該第—到第⑽ 邊壁的-上方寬度會大於其—下方寬度。 四倒 12. —種半導體元件，包括： 一半導體基底；以及 . 右广儲存節點於神導縣底上，·儲存節點息 往及圓柱型側壁分別由該些底部部分的li 每-該些儲存節點與沿著該側壁之該邊緣 度，且二相鄰儲存節點彼此會有不同的側邊壁高度。樣N 牛」3t申請專利範圍第12項所述之半導體元件，進-在_儲存節點的該底部部分與該半導體基底之 一位70線内層絕緣層，覆蓋該半導體基底； 元線，放置在該位元線㈣絕緣層上’，每一位 以及案，、有—位70線與—位71線蓋層圖案堆疊於其上； 你二式接觸窗開口墊’位於位元線圖案之F_ 導中’並電性連接到該些底部部二 14·如申凊專利範圍第13項所述之半導體一 步包括’在該位元線⑽絕緣層無底部部分進-一埋入.式内層絕緣層，放置在該位元二， 上’覆蓋該些位㈣圖案並圍繞該些埋人式 15250pif 34 200525732 墊；以及 —飯刻阻擋層放置在該 該底部部分。 ^里人;切層_層上並圍繞 15.如申請專利範圍第13項 包括-導電層具有與該4=:其中 墊有大致相同的蝕刻比。 一埋入式接觸窗開口 】6.如_請專利範圍第14項所述 _ 該綱阻擋層包括一絕緣声 ，體轉’其中 科選擇比。 曰/、〜里入式内層絕緣層有—蝕 該埋專利範圍第14項所述之半導體元件，政中 有大致括—絕緣層與該位元線内層絕緣層 ηΠ請專利範圍第13項所述之半導體元件，進- ί i入式隙壁分別接觸 壁。 觸自開口墊，並覆蓋該些位麟圖案之該些側 19·種半導體元件，包括： 一半導體基底；以及 鱼複數個圓柱型儲存節點在該半導體基底之上的呈行 。列的一二度空間陣列中，每一該些儲存節點具有一第一 群之遠些儲存節點沿著該些偶數列 ，以及一第二群之該些 儲存即點沿著該些奇數列，且該第一群之該些儲存節點高 度會比該帛二敎該雖存祕低。 2〇·如申請專利範圍第19項所述之半導體元件，其中 : ... 15250pif 35 200525732 寬度會大 每一该些儲存節點具有一傾斜輪廓，所以一上 於一下方寬度。 21· —種半導體元件，包括·· 一半導體基底；以及 =數個15柱_存節點在該半導體基底之 以及即點放置在該些偶數列與偶數行的交錯區域 μ二可數列與奇數行的交錯區域上，以及一第二群之 ==點放置在其他該些偶數列與奇數行的交：區域 此儲可芑列與偶數行的交錯區域上，且該第-群之該 二：2^1高度會比該第二群之該些儲存節點低。 每-專利範圍第21項所述之半導體元件，其中 於一^寬^節點具有—傾斜輪廓，所以-上方寬度會大 •種半導體元件的製造方法，該方法包括： 鑄造層於一半導體基底上； 儲存接觸開口穿過該鑄造層； 接觸‘口 ^儲存節點^與—犧牲層圖案依序堆疊在該儲存 與該犧牲層圖節點的一頂端表面會暴露在該鑄造層 半導體ί广光阻層於具有該犧牲層圖案與該鑄造層的該 在該光阻層具有一儲存開口；以及 為一餘刻覃^即點上進行~道_製程，以用該光阻廣作 ’透過泫儲存開口部分移除該儲存節點，該 15250pif 36 200525732 儲存開Π會暴露出該儲存節點之該頂端表面。 、24.如申請專利範圍第23項所述之半導體元件的製造 方法，其中該儲存節點會形成以包括一傾斜輪廓 ，所以/ 上方寬度會大於一下方寬度。 、25·如申請專利範圍第23項所述之半導體元件的製造 方去，其中該節點會形成以包括兩對側邊壁，該兩對之聲 一該側邊壁會彼此相對，以及 該儲存開口會重疊於至少該些側邊壁之一上，以暴露 出該儲存節點的該頂端表面。 、26·如申請專利範圍第23項所述之半導體元件的製造 方^ ’其中該儲存節點會形成以包括兩對側邊壁，該兩對 之每一的側邊壁會彼此相對 ，以及 该儲存開口會重疊於一對相面對的侧邊壁上，以暴露 出該儲存節點的該頂端表面。 、27·如申請專利範圍第23項所述之半導體元件的製造 方f ’其中該儲存節點會形成以包括兩對側邊壁，該兩對 之每一的側邊壁會彼此相對 ，以及 该儲存開口會同時重疊於兩對相面對的側邊壁上，以 ★路出该儲存節點的該頂端表面。 28·如申.請專利範圍第23項所述之半導體元件的製造 / ’其中該犧牲層圖案由具有與該鑄造層大致相同的蝕 刻比之一絕緣層構成。 、29·如申請專利範圍第23項所述之半導體元件的製造 方法’其中該儲存節點由一導電層構成。 1525〇pif 37 200525732 造方範圍第23項所述之半導體元件的製 在形成該鑄造層之前， 形成二蝕刻阻擋層於該鑄造層之下，·以及 儲存接觸開口以延伸到該蝕刻阻擋層之中。 方法，進範圍第23項所述之半導體元件的製造 在進行該蝕刻製程之後， 移除具有該儲存開口的該光阻層；以及 下該牲層圖案與輯造層，在解導體基底上留 方法中申請專利範圍第23項所述之半導體元件的製造 =存節點與該犧牲層圖案的形成包括： 該半ϊ體點層於具有該儲存接觸開口的 觸開口 f触層以填滿在雜存節闕上的該儲存换 露出ί仃以化步驟直到賴造層的該頂端表面秦 奸如申===婦節點層。 有餘刻選S 進行對該鱗造層與該犧牲層圖案 妒· 如申μ專利域第a項所叙轉體元件的製遠 15250pif 38 200525732 方法，進一步包括： 在形成該鑄造層之前， 的該半ί广線圖案於具有一位元線内層絕緣層 ::埋入式内層絕緣層覆蓋該些位元線圖案； 的一預奸f卿σ穿過錢触元_案之間 £域上的该埋入式内層絕緣層；以及 埋入接觸窗開口墊填人該埋人式接觸開口，該 在该墊上的該儲存開口重疊。 门于一 種/導體元件的製造方法，該方法包括·· 形成7鑄造層於一半導體基底上； 形成複數個健存接觸開口穿過該鑄造層； 觸門3儲ί Γ點與犧牲層圖案依序堆疊在該些儲存接 該i犧牲層圖 節點的頂端表面會暴露在該轉造層與 該半=====鎊造層的 作為節^進行—道侧製程，以用該光阻層 點，該些齡開㈣分雜該些儲存節 36 士由咬*㈢路出該些儲存節點之該些頂端表面。 方法，其°:二之的製造 所一上方寬度會;:!=成以包括，斜輪廊’ I5250pif 39 200525732 方法，2\申請專利範圍第35項所述之半導體元件的製造 杆盥二該些儲存節點會形成在該半導體基底之上的呈 以及 -i邊壁C間陣列中，每—該些儲存節點具有一第 一笛二二二―弟二側邊壁平行於該些列並彼此相對，以及 二貝·邊壁與—第四側邊壁平行於該些行並彼此相對； 四個側邊壁上被選定 每一該些儲存開口會重疊在該 之一上。 方法，8ί中申圍第35項所述之半導體元件的製造 的一二度空;;節點在該半導體基底之上的呈行與列 :以及 些偶數列，以及-第二群之該二 方法，其㈣3_：項所叙料體元件的製造 的—二度空間陣列^底之上的呈行與列 該些偶數列與偶數行的交錯區域以: 點上 上，並二群上二=該些列與行的交錯區; 重叠在該第—群之us點轉，該_相口會分別 40 200525732 同之蚀刻比的一絕緣層上。 41 申明專利乾圍第％項所述之半導體元件的製造 中該些儲存節點會形成在—導電層上。 42·如申明專利乾圍S 35 J貝所述之半導體元件的製造 方法，進一步包括： 在形成該鑄造層之前， 形成-钮刻阻擋層於該轉造層之下；以及 =成該些儲存接觸開σ以延伸到該㈣阻擔層中。 43·如申請專利範圍第乃項所述之導元造 方法，進一步包括： 可 在進行該蝕刻製程之後， 移除具有該儲存開口的該光阻層；以及 犧牲層圖案與該鏵造層，在該半導體基底上留 卜该儲存節點。 方、本月專利範圍第35項所述之半導體元件的製造 中該儲存節點與該犧牲層圖案的形成包括： 該半·—料冑點肢具有雜存接觸開口的 接網=成—犧牲層以填滿在該儲存節點層上的該些儲存 钱觸開口 ；. 露中Γ行Γ道平坦化步驟直到該鱗造層的該頂端表面暴 A ，以依序蝕刻該犧牲層與該儲存節點層。 45^請專利範圍第35項所述之半導體元件的製造 ’ ”中該飯刻製程對該鏵造層與該綱層麻案㈣到 !525〇ρίί 41 200525732 選擇比 造 46.如申請專利範圍第35項所述之半導體元件 方法，進一步包括·· 衣 在形成該鑄造層之前， 導體餘具有-位元線㈣絕緣層的該半 形成-埋人式内層_層覆蓋該些位 接觸開D _埋人式内層絕緣i並座 洛在該些位辑_之_預定區域上；以及 此埋觸窗開口塾填入該些埋入式接觸開口，該 二里入式接觸_開口墊會電性連

   15250pif 42