TW200523943A - Semiconductor device having sense amplifier driver that controls enabling timing - Google Patents

Description

2 Ο Ο 5 2 SQ43()c 九、發明說明： 本申請案主張於2003年12月4號向韓國智慧財產局 提出申請之韓國專利申請案第2003-87474號的優先權，該 專利申請案所揭露之内容系完整結合於本說明書中。 【發明所屬之技術領域】 本發明是有關於一種半導體元件，且特別是有關於一 種具有感測放大器驅動器的半導體元件與感測放大器的致 能信號的產生方法。此具有感測放大器驅動器的半導體元 件可減少在高溫、快速製程下的截止電流(off_current)的影 響。在方法是減少截止電流(0ff_current)的影響時產生感測 放大器驅動器致能信號的方法。 【先前技術】 圖1是用於半導體記憶元件中之習知一種記憶單元的 示意圖。如圖1所示，記憶單元10由一電晶體11與一電 容器12所構成。 通常，電晶體11的閘極連接至字元線WL，且電晶體 11的一個節點連接至一位元線BL。用以存貯資料之電容 器12連接於電晶體11的另一個節點與接地電壓源vss之 間。 由於深次微米科技(deep submicron technology)的發 展，可通過降低電晶體11之啟始值電壓以改善電晶體u 的性能。電晶體Π的性能可由在開啟狀態下流經電晶體 11的電流值Idsat來表示。 200523fi43〇c 然而，當電晶體11的啟始值電壓降低時，在開啟狀 態下可流經電晶體11的電流Idsat(以下稱為‘開啟電流， (on 一 current)會增加。另外，在關閉狀態下流經電晶體u 的洩漏電流Ioff(以下稱為‘截止電流，（〇ff一current))也會 增加。 截止電流Ioff—般會隨溫度、電壓以及電晶體製作過 程而改變。製作過程有兩種··快速製作過程和慢速製作過 私。舉例來說，具有較高開啟電流Idsat的電晶體可能是由 快速製程製成，而具有低開啟電流Idsat的電晶體則可能是 由慢速製程製成。 然而，在特定情形下(例如在高溫、快速製作過程條件 了），截止電流Ioff之增加足以影響開啟電流Idsat。尤其 是，在採用多個記憶單元構成陣列的結構中，因為在高溫、 陕速製作過程條件下得到之記憶單元的開啟電流盥 截止電流Ioff間的差異，使降低記憶單元啟始值電壓的優 點減少許多。 因此，在設計具有記憶單元的記憶體時，截止電流導 致記憶單元的啟始值電壓只能降低到一定限度。 【發明内容】 i六本發明的目的就是在提供一種具有降低或不受截止 電1〜響的感測放大器驅動器的半導體元件。在特定條件 :二例如，高溫、快速製程條件下，降低記憶單元啟始值 電壓/而使截止電流突然增加，此感測放大器驅動器可避 免半導體元件的性能受戴止電流的影響而惡化。

200523A41C 本發明還提供不受截止電流影響的制放大器的致 能信號的產生方法。 ，據本發明提供-種半導體元件。此元件包括：感測 放大為’感測第-位元線與_第—互補虛擬位元線間的電 壓差，虛擬記憶單元陣列包括第—虛擬位元線與第一互補 虚擬位讀；第二虛擬位元線，其f位降隨截止電流而定,· 感測放大H鶴器，儲存-時序錢並產生—感測放大器 致能信號以致減麻大器。此感職大器轉器包括多 個反向器，串聯連接在一起；一個第一電源電路，根據第 二虛擬位元線的電㈣提供電源電壓至第—互補虛擬位元 線:-個放f電路，應答互補時序信號，將第—互補虛擬 位元線放電至接地電壓。反向器中的至少一個第一反向器 產生^個振盪於第一虛擬位元線的電壓與接地電壓的信 號’第二反向器反轉第一反向器的輸出信號。第二反向哭 的輸入端與第-反向器輸出端相連，第二反向器的 : 與第一虛擬位元線相連。 第二反向器包括一個PMOS電晶體和多個Nm〇s電 晶體° PMOS電晶體連接於電源和第—虛擬位元線之間， 且PMOS電晶體的閘極接收一個輸入信號。多個職沉 電晶體串聯連接於第一虛擬位元線與接地電壓之間。輸入 #號可輸入每個NMOS電晶體的閘極。 ’ 本發明的半導體元件還可包括一個第二電源電壓，連 接在電源電壓和第二虛擬位元線之間，並根據第二虛擬位 元線的電壓而供應電源電壓至第二虛擬位元線。 200523維 c 本發明的半導體it件還可進—步包括—個第三反向 器與-個第三電源。第三反向器反轉時序信號，並將結果 輸出到第一反向器的輸入端。一個第三電源應答時序作號 而供應電源電壓至第二反向器的輸出端。 σ & 本發明還提供另-種半導體元件，此元件包括：一感 測放大器，感測位元線與互補虛擬位元線之間的電壓差； 一虛擬記憶單70陣列，包括第一虛擬位元線與一第一互補 虛擬位70線，一第二虛擬位元線，其電壓降隨截止電流而 降低，感測放大器驅動器，緩衝一時序信號並產生一感測 放大器致能㈣以致能制放大[此感測放大器驅動器 包括多個反向器，串聯連接在一起；一個第一電源電路， 根據第一虛擬位元線的電壓提供一電源電壓至第一互補虛 擬位元線；一個放電電路，應答互補時序信號，將第二^ 補虛擬位元線放電至一接地電壓。在多個反向器中的至少 -，第-反向器的輸出端連接至第—虛擬位猶。第一反 向器包括-個上拉f路和—個下拉電路。上拉電路根據輸 入信號，將第一虛擬位元線的電壓上拉至電源電壓。下拉 電路根據輸人4號和第二虛擬位元線的電壓，將第一虛擬 位元線的電壓下拉至接地電壓。 第一反向器包括一個PMOS電晶體、一個NM〇s電 曰曰體和多個其他的NMOS電晶體。此pM〇s電晶體連接 於顛壓電源和第-反向器的輸出端之間，此PM0S電晶體 的閘極接收輸入信號。NMOS電晶體的汲極連接至第一反 向器的輸出端’NMOS電晶體的閘極接收輸入信號。多個 200523紙 ，他的^MGS f晶體串聯連接於nmqs電晶體的源極與 妾地電[之間所以’每個其他的匪〇s電晶體的閘極均 可連接至第二虛擬位元線。 ^發明的半導體元件還可進—步包括第二電源電 =。第一電源電壓連接在電源電壓和第二虛擬位元線之 間：並根據第二虛擬位元線電壓供應電源電壓至第二虛擬 在個貫知例中，第一虛擬位元線和第二虛擬位元線 可設置在不同的記憶單元陣列中。 μ ^發明還提供―種用以致能感測放大ϋ之感測放大 :致月bH*的產生方法。此方法包括：預充電步驟與評定 步^在誠電步财，將第—虛擬位元線和第二虛擬位 電至電源電壓，而第一互補虛擬位元線預充電至 土々坠。在評定步驟中，根據電壓降域止電流而定的 位元線的電壓，評定第-互補虛擬位元線的電壓 ==壓至電源電壓，同時較第—虛擬位从的電壓 從電源電壓至接地電壓。 孑疋第虛擬位元線的電壓從電源電壓至接地電壓 的時間可取決於第二虛擬位元線的電壓。 為讓本t明之上述和其他目的、特徵和優點能更明顯 下文特舉較佳實施例，並配合所附 說

明如下。 、r T 【實施方式】 在本發明之實施例中，圖式並沒有按實際比例繪製， 20052S94i3i〇c 只繪示出本發明所要強調的重點之處。而且，在圖式中相 同的標記代表相同的構件。 圖2為具有習知感測放大器驅動器的半導體元件的方 塊示意圖。由圖2可知，半導體元件200包括記憶單元陣 列201、感測放大器驅動器25〇與感測放大器27〇。 記憶單元陣列201包括第一記憶區塊210與第二記憶 區塊230。記憶單元陣列201包括多個閘電晶體211-1、 211-2、…、211-n、219-1、219-2、…、219-n 與多個資料 儲存電路215-1、215-2、…、215-n，其中η為自然數。 記憶單元陣列201在行(row)方向上受截止電流的影 響最嚴重。 每個資料儲存電路215-1、215-2、…、215-n均是由 以兩個反向器所製造的閂鎖所構成。每個反向器是由一互 補金氧半導體(CMOS)反向器所構成，如半導體工業所熟知 的，互補金氧半導體(CMOS)反向器包括串聯連接的一 p 通道金氧半導體(PMOS)電晶體與一 N通道金氧半導體 (NMOS)電晶體。 感測放大器驅動器250接收一時脈信號ck，並產生 一感測放大器致能信號SENSE以在一預定時序之後致能 感測放大器270。 感測放大裔270應答感測放大器致能信號sense而 感測在位元線BL與互補位元線BLB之間產生的電壓差， 並將此電壓差放大。 舉例來說，假設位元線BL的電壓vBL與互補位元線 11 200523鍋。c BLB的電壓VBLB均分別預充電至電源電壓VDD，每個節 點 2174、213-2、213-3、.··' 213-n 之電壓為 0V，且每個 即點213]、217_2、217-3、…、217-n之電壓為一電源電 壓 VDD 〇 如果’當多個字元線WL1、WL2、WL3、…、WLn 中一子兀線WL1被啟動，互補位元線BLB之電壓Vblb 可以用方程式（1)表示。

Vblb= VDD- A VI ⑴ 此處’ AVI表示由開啟電流Idsat所引起之電壓降。 開啟電流Idsat經由電晶體219-1與反向器ΙΝι的NM〇s 電晶體而流至一接地電壓。因此，電壓降Δνι的值由開啟 電流Idsat所決定。 同樣，位元線BL之電壓VBL可以方程式(2)表示：

Vbi=VDD-/S, V2 (2) 此處’ AV2表示由截止電流i〇ff所引起之電壓降。在 此，假設流經第二記憶區塊230中的電晶體211-2、 211-3、…、211-n的每一個截止電流的值是相同的。 截止電流Ioff經由各電晶體211-2、211-3、...、21 l_n 與反向器IN2的NM0S電晶體流至一接地電壓。因此，Ay〕 的大小是由截止電流所決定。同時，第一記憶區塊210表 示為一啟動區塊’而第一區塊230表示為一非啟動區塊。 在字元線WL1被啟動後’當位元線BL之電壓v 與互補位元線BLB之電壓VBlb之間產生如方程式(3)所示 12 2005^Ρ4.1 250產生感測放大器 之電壓差VD時，感測放大器驅動器 致能信號SENSE。 VD = VBL- Vblb= Δ FI - Δ F2 (3) 資料的時間是由 電壓差VD表示 因此，半導體元件之性能，例如存取 產生電壓差VD所需時間所決定。在此， 半導體元件之裕度。

當一電晶體是以深次微米技術所製成時，若電晶體之 啟始值電壓減少’則開啟電流1(1如增加，同樣的截止電流 loff亦增加。在—高溫、快速製程條件下，當截止電流· 的增加相對大於開啟電流Idsat的增加，則生成電壓差vd 的時間也較長。因此，具有高溫、快速製程所製成的電晶 體半導體元件其裕度會減少。 圖3為圖2中感測放大&驅動器輸入/輸出波形的時序 圖。圖3中，時間Τ表示從字元線wu動作至啟動感測 放大器致能信號SENSE的時間。時間τ為一常數，由半 導體元件的製造廠家所決定。

舉例來說，假設產生lOOmv電壓差VD的時間Τ為 100ms ’即使構成！ 00mv電壓差Vd的時間因截止電流I〇ff 之增加而加長為150ms，感測放大器致能信號SENSE仍會 在字元線WL1被啟動100ms後無條件地被啟動。此時， 由於感測放大器270在位元線BL的電壓vBL與互補位元 線BLB的電壓vBLb尚未完成評定即處於啟動狀況，感測 放大器270可能無法精確感測到位元線BL的資料和互補 位元線BLB之資料，因此，導致感測放大器270的效能較 13 20052綱&〇c 低0 圖4為圖2中所示感測放大器驅動器的一方塊圖。由 圖4可知，感測放大器驅動器250由多個反向器251〜258 串聯連接而成，並藉由缓衝時脈信號CK以產生感測放大 器致能信號SENSE。此時，兩個反向器253與255延遲從 邏輯高位到邏輯低位元的轉換時間至一預設時間並在它們 的輸出端輸出延遲信號。延遲時間已於反向器（253 )與 255製造時即已決定。 圖5為圖4中感測放大器驅動器之反向器253與255 的洋細電路圖。參照圖4與圖5可知，輸入信號CK，同 時輸入至一 PMOS電晶體P1與一 NMOS電晶體N1的閘 極’且多個電晶體PI、Nl、N2、N3與N4是串聯連接於 電源電壓VDD與接地電壓VSS之間。此外，電源電壓VDD 也輸入至每個NMOS電晶體N2、N3與N4的閘極。由 NMOS電晶體構成的電容器c丨與C2均連接至反向器253 的輸出部NOD。於是，從邏輯高位到邏輯低位的轉換時間 將取決於串聯連接的NMOS電晶體N2、N3與N4的開啟 電阻與電容器C1與C2的電容。 圖6為圖2中所示位元線與互補位元線之間的輕人 容的電路示意圖。 。 由圖6可知，電容C2是位元線BL與互補位元線blb 之間的寄生電容，電容Cl是位元線bl與接地電壓之間的 寄生電容，而電容C3是互補位元線BLB與接地電壓之間 14 20052S94i3i〇c 的寄生電谷。所以，由位元線BL看去的總電容是ci+C2， 且C2/(C1+C2+C3)是耦合比。 電容C2和電容Cl 一樣是導致位元線BL的RC延遲 的原因’同時也會影響到鄰接的互補位元線Blb。所以， 若電容C2增大，位元線BL的電壓VBL很易受互補位元 線BLB電壓VBLB的影響。 舉例來說，預充電至電源電壓VDD的位元線BL電壓 VBL會受到互補位元線的評定的影響，而降到低於電源電 壓VDD，感測放大器27〇的裕度會降低。 φ 圖7為根據本發明一較佳實施例之感測放大器驅動器 的電路示意圖。圖7繪示從另一方面使用圖6的耦合電容 的影響的概念。 PMOS電晶體P1連接於電源電壓VDD和位元線BL 之間。PMOS電晶體P1應答輸入於PMOS電晶體P1的閘 極的第一預充電控制信號PRE，而將位元線BL的電壓νΒί 預充電至電源電壓VDD。 PMOS電晶體P2連接於電源電壓VDD和互補位元線 BLB之間，且控制電壓SADC輸入PMOS電晶體P2的閘 極。NMOS電晶體N1連接於互補位元線BLB和接地電壓 VSS之間，第二預充電控制信號PREB輸入PMOS電晶體 P2的閘極。第一預充電控制信號pre和第二預充電控制 信號PREB是互補的信號。 15 20052S94S〇c 第一預充電控制信號PRE保持在低位(在下述中，表 示為預充電步驟）’位元線BL預充電至電源電壓vdD， 互補位元線BLB預充電至接地電壓VSS。 當第一預充電控制信號PRE進行從低位至高位的轉 換且保持在咼位(在下述中，表示為評定步驟）時，若Wli 處高位，評定圖2和圖7中的位元線BL2的電壓從電源電 壓VDD至接地電壓VSS，同時，評定互補位元線BLB的 電壓從接地電壓VSS至根據控制電壓SADC的位準的一預 先確定的電壓。也就是說，互補位元線的目標評定電壓是 由控制電壓SADC的位準決定的。 若控制電壓SADC為〇V，PMOS電晶體P2評定互補 位元線BLB的電壓vBLB很快從〇至電源電壓VDD。在此 情況下’辆合電容C2的耦合作用使互補位元線BLB的評 定對位元線BL的評定有很大影響。也就是說，圖2所示 的感測放大器致能信號SENSE的致能時序可用耦合作用 來控制。 若控制電壓SADC為電源電壓VDD，由於PMOS電 晶體P2沒開啟，互補位元線bLb的電壓VBLB保持在0V。 在此情況下，互補位元線BLB的評定對位元線BL的評定 幾乎沒影響。 圖8為據本發明一較佳實施例中具感測放大器驅動器 的半導體元件的方塊圖。 16 20052^3〇c 由圖8可知，半導體元件3〇〇包括：一記憶單元陣列 (400)、一第一虛擬記憶單元陣列4〇〇，、一第二虛擬記憶單 元陣列500、一感測放大器驅動器6〇〇與一感測放大器7〇〇。 為簡潔起見，圖8中所示記憶單元陣列4〇()包括的記 憶單π都僅連接至一條位元線和一條互補位元線。每個記 憶單元包括一個含有反向器的儲存電路(4m、4112、 4113、…）。一個預充電電路連接在位元線B]L與互補位元 線BLB之間。在預充電步驟中，充電電路將位元線B]L與 互補位元線BLB的電壓預充電至一預定的電壓，即電源電 馨 壓 VDD 〇 節點4211、4312和4313的電壓為電源電壓VDD。節 點4311、4212和4213的電壓為接地電壓VSS。一開啟電 流流經電晶體4411，截止電流Ioff12和i〇fn3分別流經 電晶體4012和4013。只有WL1是開啟的。 第一虛擬記憶單元陣列400,，除充電電路外，結構和 動作均與記憶單元陣列4〇〇相同。第一虛擬記憶單元陣列 400包括：第一虛擬位元線BL，、第一互補虛擬位元線]31^， 以及多條第一虛擬字元線(WL1，、WL2,、WL3,、···），且每 個記憶單元包括一個含有反向器的儲存電路（4111，、 4112’、4113、…）。 節點421Γ、4312’和4313’的電壓為電源電壓VDD。 節點4311’、4212,和4213,的電壓為接地電壓VSS。一開 啟電流流經電晶體4411，，截止電流I〇ffl2,和I〇ffi3,分別 流經電晶體4012,和4013,。只有WL1，是開啟的。 17 2005 與圖7解说所述相同，在圖8的預充電步驟中，第一 虛擬位元線BL’預充電至電源電壓VDD，而第一互補虛擬 位元線BLB’則預充電至接地電廢VSS。 第一虛己憶單元陣列500包括：一條第二虛擬位元 線DBL ; —條第二互補虛擬位元線DBLB ;多條第二虛擬 子70線(〇\\^1^1、DAVL2、D^VL3、…）’多個電晶體(5〇11、 5012、 5013、…和5411、5412、5413、…）以及多個記憶 單元(5111、5112、5113、…）。 每條第二虛擬字元線(DWL1、DWL2、DWL3、…)都 連接至接地電壓VSS。在半導體元件300的預充電步驟 中’第二虛擬位元線DBL和第二互補虛擬位元線DBLB 都預充電至電源電壓VDD。 郎點(5211、5212、5213、…）的電壓為接地電壓VSS。 節點(5311、5312、5313、…)的電壓為電源電壓Vdd。截 止電流(Ioffl、Ioff2、Ioff3、…）分別流經電晶體(5〇1卜5012、 5013、 …）。 電晶體(5011、5012、5013、…）的閘極與各自相應的 第二虛擬字元線(DWL1、DWL2、DWL3、…)相連。每個 電晶體(5011、5012、5013、…)接在第二虛擬位元線DBL 與相應的節點(5211、5212、5213、···）間。 第二虛擬位元線DBL的電壓SADC由截止電流 (1(^1、1(^12、1〇^仏...）分別流經電晶體(5〇11、5〇12、5013、...；) 18 200523祕 c 引起的電壓降所決定。第二虛擬位元線DBL的電壓SADC 可用方程式(4)表示。 SADOVDD - AV3 (4) 式中，Δν3是分別流經電晶體(5011、5012、5013、···) 之截止電流(Ioffl、Ioff2、Ioff3、…）的總和引起的電壓降。 △ V3實質上就是AV2。第二虛擬位元線DBL的電壓 SADC是可控制圖7中每一 PM0S電晶體P2與圖8中的 PM0S電晶體6013之操作的控制電壓。 感測放大器驅動器600接收及緩衝一時脈信號CK， 並輸出一感測放大器致能信號SENSE。感測放大器致能信 號SENSE致能感測放大器700，感測放大器致能信號 SENSE的致能時間點取決於第二虛擬位元線DBL的電壓 SADC 〇 感測放大裔驅動^§ 600包括·串聯連接的多個反向器 6017、6019、6021 和 6023)、一個第一電源電路 6013、一 個放電電路6015、一個第二電源電路6011、一個第三電源 電路6025。 多個反向器（6017、6019、6021和6023)中至少一個第 一反向器6019可振盪於接地電壓與第二虛擬位元線DBL 的電壓SADC。第二反向器6021的輸入端連接至第一反向 器6019的輸出端。第二反向器6021連接至第一虛擬位元 線 BL，。 19 20052獅3- 第一電源電路由PMOS電晶體6011構成。pm〇s電 晶體6011連接在電源電壓（源極)VDD和第二虛擬位元線 DBL之間，PMOS電晶體6011的閘極連接至DBL。 反向器6017接收及反轉一時脈信號CK，並輸出到反 向器6019的輸入端。 第一反向器6019的PM0S電晶體P6019連接在第二 虛擬位元線DBL和反向器6019的輸出端之間，NM〇s電 晶體N6019連接在反向器6019的輸出端和接地電壓vss 之間，因此，第一反向器6019輸出端的上拉電位就是第二 籲 虛擬位元線DBL的電壓SADC。 弟一反向器6021包括：一個pm〇s電晶體P6021、 一電晶體組N6021，此電晶體組N6021包括多個串聯連接 的多個NM0S電晶體。PM0S電晶體P6021連在電源電壓 VDD和反向器6021的輸出端之間，電晶體組N6〇21則連 接在輸出端和接地電壓V S S之間。 此電晶體組N6021延遲反向器6〇21的輸出信號一段 時間，而進行從高位到低位的轉換。電晶體組N6〇21的 NMOS電晶體個數可根據設計說明而改變。第二反向器 馨 6021的輸出端是連接至第一虛擬位元線bl，。 第三電源電路由PM0S電晶體6025構成。PMOS電 晶體6025連接在電源電壓(源極)VDD和反向器6〇21的輪 出鈿之間，而且時脈信號CK輸入PMOS電晶體6025的 閘極。PMOS電晶體6025根據時脈信號CK的狀態，將 反向器6021的輸出端上拉至電源電壓vdd。 20 20052S94S〇c PMOS電晶體P6021的通道寬長比較pmqs電晶體 6025的的通道寬長比低很多。 反向器6023接收及反轉反向器6021的輸出信號，並 產生^^感測放大為致此彳㊁5虎SENSE。由反向器6023的輸 出信號SENSE取得的進行從低位到高位轉換的時間受到 電晶體組N6021很大的影響。 第一電源電路由PMOS電晶體6013構成。PMOS電 晶體6013連接在電源電壓VDD和第一互補位元線BLB， φ 之間，且PMOS電晶體6013的閘極是連接在第二虛擬位 元線上。放電電路6015由NMOS電晶體6015構成。NMOS 電晶體6015連接在第二互補位元線blB，和接地電壓VSS 之間，互補時脈信號CKB輸入NMOS電晶體6015的閘 極。時脈信號CK與互補時脈信號CK是互補的信號。 感測放大器700應答感測放大器致能信號SENSE，而 檢測並放大位元線BL與互補位元線BLB間的電壓差。 圖9為另一實施例的串聯連接的多個反向器的電路示 _ 意圖’這些反向器構成圖8中所示感測放大器驅動器。請 參照圖8和9，2n個反向器II、π、13、…與Ι2η (η為自 然數)互相串聯連接。 此2η個反向器II、12、13、…與Ι2η接收時脈信號 CK及緩衝時脈信號CK，並輸出感測放大器致能信號 NSENSE。感測放大器致能信號NSENSE的致能時間取決 於第二虛擬位元線DBL的電壓SADC。 21 200523^94¾ 此2n個反向器II、12、13、…與I2n中至少一個反向 器13的輸出端902連接至第一虛擬位元線BL，。反向器13 包括一個上拉電路901和兩個下拉電路903和905。 上拉電路901應答一輸入信號in，將第一虛擬位元線 BL’上拉至電源電壓VDD，下拉電路903和905則應答控 制電壓SADC和輸入信號IN，將第一虛擬位元線BL，下 拉至接地電壓VSS。 如圖9所示，第一反向器13包括：一 PMOS電晶體 901、一 NMOS電晶體903、及串聯的NMOS電晶體組 N905。PMOS電晶體901連接在電源電壓VDD和反向器 13的輸出端902之間，NMOS電晶體903通過電晶體組 N905連ί妾至接地電壓VSS。反向器12的輸出信號IN輪入 至每一個電晶體901和903的閘極。 第二虛擬位元線DBL的電壓SADC輸入至電晶體組 N905的每個閘極。電晶體組N905延遲輸出端902的輪出 信號一段時間，而進行從高位到低位的轉換。電晶體組 N905的個數可根據設計說明而改變。 圖10A至l〇c為一據本發明實例中感測放大器驅動器 的輸入和輸出的波形的示意圖。參照圖7至圖1〇，現在斜 感測放大器驅動器600作詳細說明。 在預充電步驟，時脈信號處於低位。因此，記憶單元 陣列400的位元線BL和互補位元線BLB被預充電至電源 電壓VDD ’第一虛擬位元線被預充電至接地電壓vss。同 22 200523fi43〇c 時，第二虛擬位元線DBL和第二互補虛擬位元線dblb 都被預充電至電源電壓VDD。 圖10A是第一虛擬位元線BL，的電壓v扯和第一互補 虛擬位元線BLB’的電壓Vblb在正常狀態或慢速製程狀態 的時序圖。圖1GC是感測放大器致能信號犯舰在正;^ 狀態及快速製程狀態的時序圖。 由於低溫、慢速製程下截止電流很低，第二虛擬位元 線DBL的電壓SADC幾乎與電源電壓VDD相等。所以， PMOS電晶體6013不開啟。 此時，由於第二互補虛擬位元線的電壓Vblb保持在 〇V g第虛擬位元線BL’的電壓vBL由電源電壓VDD 麦至ον，第一虛擬位元線BL’的電壓Vbl幾乎不受第一互 補虛擬位元線BLB，的電壓Vblb和耦合電容C2的耦合作用 所影響。於是，第一虛擬位元線BL，的電壓Vbl會正常地 變至為ον，且正常地產生出感測放大器致能信號sense。 圖10B是第一虛擬位元線BL，的電壓Vbl和第一互補 虛擬位το線BLB’的電壓Vblb在高溫、高速製程狀態下評 疋步驟的時序圖。 一由於在高溫、高速製程下截止電流較高，如方程式(4) 所不，第二互補虛擬位元線DBL的電壓SACD降到低於 電源電壓VDD。於是當第二互補虛擬位元線DBL的電壓 SACD降低，PMOS電晶體6013開啟，PMC)S電晶體6〇13 應答控制電壓SACD而開啟。 23 20052S948*〇c 利用PMOS電晶體6013將第一互補虛擬位元線BLB， 的電壓VBLB評定至電源電壓vdd，以及將第一虛擬位元 線BL’電壓vBL評定從電源電壓VDD至〇 v被考慮為因 耦合至第一虛擬位元線BLB，的電壓vBLB而受到很大的 影響。 於疋’由反向器6021取得的用以進行從高位到低位 轉換的時間延遲了。另外，反向器6〇23的輸出信號SENSE 之致能時序比正常狀態下的致能時序延長了 AT。 因此，感測放大器驅動器600可以根據第二虛擬位元 _ 線DBL的電壓SADC來控制感測放大器致能信號SENSE 的致能時序。第二虛擬位元線DBL的電壓SADC由流經 第二虛擬位元線DBL的截止電流的量來決定。 即使流經第一虛擬位元線BL的截止電流增大，使電 壓差VD增至100mv的時間增至150ms，本發明的感測放 大器驅動器600仍可致能感測放大器致能信號SENSE。 於是，當第一虛擬位元線BL’的電壓VBL和第一互補 虛擬位元線BLB’電壓VBLB評定至設計說明的值，應答感 測放大器致能信號SENSE而致能感測放大器700。當感測 放大器700可以正確地檢測位元線BL和互補位元線上的 資料，則感測放大器7〇〇的裕度增大。 如上所述，本發明中的感測放大器驅動器依據截止電 流的大小控制感測放大器驅動器致能信號的致能時序，以 增大記憶體的裕度。 本發明中的感測放大器驅動器依據截止電流的大小 24 200523β43〇〇 控制感測放大器驅動器致能信號的致能時序，因為應答感 測放大器的致能信號而致能感測放大器，因此感測放大器 的性能得以改善。也就是說，本發明增強了具有感測放大 器驅動器的記憶裝置的性能。 〃〜 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1為半導體記憶體元件通用記憶單元的示意圖。 圖2為包括一通用感測放大器驅動器的半導體元件的 方塊不意圖。 圖3為圖2中感測放大器驅動器輸入/輸出波形的時序 圖。 圖4為圖2中所示感測放大器驅動器的方塊圖。 圖5為圖4中感測放大器驅動器之反向器的詳細電路 圖。 圖6為圖2中所示位元線與互補位元線之間的轉入雷 容的電路示意圖。 圖7為根據本發明一較佳實施例的感測放大器驅 的電路示意圖。 圖8為據本發明一較佳實施例中具感測放大器驅 的半導體元件的方塊圖。 σ 25 200523輸- 圖9為另一實施例中，纪成圖8中所示感測放大器驅 動器，串連的多個反向器的電路示意圖。 圖10A至圖10C為-據本發明實施例中感測放大器驅 動為的輸入和輸出的波形的示意圖。 【主要元件符號說明】 10 :記憶單元 ll、211-l〜211-n、2l9-l〜219-n、4011〜4013、 4011’〜4013’、5011 〜5013 :電晶體 12 ··電容器 春 200、 300 :半導體元件 201、 400 :記憶單元陣列 210 :第一記憶區塊 213-1 〜213-n、217-1 〜217-η、4211 〜4213、4211， 〜4213’、5211 〜5213、4311 〜4313、4311，〜4313、 5311〜5313 :節點 215-1〜215-η:資料儲存電路 230 :第二記憶區塊 250、600 :感測放大器驅動器 · 251 、 253〜258 、 6017 、 6019 、 6021 、 6023 、 II 〜I2n、INI、ΙΝ2 :反向器 270、700 :感測放大器 400’ ：第一虛擬記憶單元陣列 4111 〜4113、411Γ 〜4113，、5111 〜5113 :儲存電 路 500:第二虛擬記憶單元陣列 26 200523sQ42a 6011 :第二電源電路 6013 :第一電源電路 6015 :放電電路 6025 :第三電源電路 901 :上拉電路 903、905 :下拉電路 BL :位元線 BL’ ··第一虛擬位元線 BLB :互補位元線 馨 BLB’ ··第一互補虛擬位元線

Cl、C2、C3 :寄生電容 CK :時脈信號 CK’ ：輸入訊號 DBL :第二虛擬位元線 DBLB :第二互補虛擬位元線

Idsat、Idsatl 〜Idsat3、Idsatl，〜Idsat3’ ：開啟電流 IN :輸入信號

Ioff、Ioffl 〜Ioff3 :截止電流 _ N1 〜N4、N6021、N6019 : NM0S 電晶體 PI、P2、P6021、P6019 : PM0S 電晶體 PRE、PREB :預充電控制信號 SADC:第二虛擬位元線DBL的電壓 SENSE:感測放大器致能訊號 T、△ T :(延遲)時間 VBL :位元線電壓 27 20052綱私 VBL:第一虛擬位元線位元線BL’電壓 VBL，：第一虛擬位元線BL’電壓 VBLB :互補位元線電壓 VBLB:第一互補虛擬位元線BLB’電壓 VDD :電源電壓 VSS :接地電壓 WL、WL1 〜WL3、WL1 〜WLn、WL1，〜WL3,： 第一虛擬字元線

DWL1、DWL2、DWL3 :第二虛擬字元線

28

Claims (1)

1. 200523雄。c 十、申請專利範圍： 1·一種半導體元件，包括： 一感測放大器，感測第一位元線與一第一互補位元線 間的電壓差； 一虛擬記憶單元陣列，包括一第一虛擬位元線與一第 一互補虛擬位元線； 一弟一虛擬位元線，該第二虛擬位元線的電位降隨截 止電流而定；以及

   一感測放大器驅動器，缓衝一時脈信號，並產生一感 測放大器致能仏號以致能該感測放大器，該感測放大器驅 動器包括： 多個反向器，串聯連接在一起； 一第一電源電路’根據該第二虛擬位元線的電壓 提供一電源電壓至該第一互補虛擬位元線；以及 放電電路，應答一互補時序信號，將該第一互 補虛擬位元線放電至置成接地電壓； 其中，該些反向器中的至少一

   …〜工/ 木―夂向态產生- 盪於該第一虛擬位元線與該接地電壓的一信號，以及 ^第二反向器反轉該第-反向器的輸出信號，, 第一反向态的輸入端連接至該第一反向器輸出端，哕 反向器的輸出端連接至該第一虛擬位元線。' 2.如申請專利範圍第1項所述之半導體元件， 第二反向器包括： ” ^ 29 200523®4ί&〇〇 一 PMOS電晶體，連接在該電源電壓和該第一虛擬位 元線之間，且該PMOS電晶體的閘極接收一輸入信號；以 及 多個NMOS電晶體，串聯連接於該第一虛擬位元線與 該接地電壓之間，其中該輸入信號輸入每個NMOS電晶 體的間極。 3·如申請專利範圍第1項所述之半導體元件，更包 括：

   一第二電源電壓，連接在該電源電壓和該第二虛擬位 元線之間’根據該第二虛擬位元線的電壓，提供該電源電 壓至該第二虛擬位元線。 4·如申請專利範圍第丨項所述之半導體元件，更包 括： 一第二反向器，該第三反向器反轉該時脈信號，並將 一結果輸出至該第一反向器的輸入端 ;以及 々 第一電源，應答該時脈訊號而供應該電源電壓至該 第二反向器的輸出端。 包括： 一第一位元線與一第一互補位元

   5· —種半導體元件， 一感測放大器，感測 線之間的一電壓差； 一虛擬記憶單元陣列，包括-第-虛擬位it線與-第 一互補虛擬位元線； 一第二虛擬位元線，該第二虛擬位元線的電位降隨截 止電流而定；以及 30 200523943 15482pif.doc 一感測放大器驅動器，緩衝一時脈信號，並產生一感 測放大器致能信號以致能該感測放大器，該感測放大器驅 動器包括： 多個反向器，串聯連接在一起； 一電源電路，根據該第二虛擬位元線的電壓而提 供一電源電壓至該第一互補虛擬位元線；以及 一放電電路：應達一互補時序信號，將該第二互 補虛擬位元線放電至一接地電壓； 其中，該些反向器中的至少一第一反向器的輸出 _ 端連接至該第一虛擬位元線；以及 該第一反向器包括：一上拉電路，根據一輸入信 號，將該第一虛擬位元線的電壓上拉至該電源電壓；以及 一下拉電路，根據該輸入信號和該第二虛擬位元線的電 壓’將該第一虛擬位元線的電壓下拉至該接地電壓。 6·如申請專利範圍第5項所述之半導體元件，該第一 反向器包括： 一一 PMOS電晶體，連接在該電壓電源和該第一反向器 的輸出^之間’且吞亥PM〇s電晶體的閘極接收該輸入信號； 上々一 NMOS電晶體，該NM〇s電晶體的一汲極連接至 該第一反向器的輸出端，且該NMOS電晶體的閘極接收該 輸入信號；以及 多數個其他NMOS電晶體，串聯連接在該NM〇s電 晶體的-源極與該接地龍之間，其中，各該 電晶體的_均連接至該第二虛擬位元線。—、 31 200523^43d〇c •如申請專利範圍第5項所述之半導體元件，更包 括： > μ 一第二電源，連接在該電源電壓和該第二虛擬位元線 :，根據该第二虛擬位元線的電壓而提供該電源電壓至 琢弟二虛擬位元線。 如申明專利範圍第5項所述之半導體元件，其中該 弟一虛擬位元線和該第二虛擬位元線設置在不同的記憶單 元陣列中。 9· 一種感測放大致能信號的產生方法，包括： 鲁 一 一預充電步驟，將一第一虛擬位元線和一第二虛擬位 元線充電至一電源電壓，並將一第一互補虛擬位元線充電 至一接地電壓；以及 一評定步驟，評定該第一互補虛擬位元線的電壓由該 接地電壓至該電源電壓，而根據電位降隨戴止電流而定的 该第二虛擬位元線的電壓，評定該第一虛擬位元線的電壓 由電源電壓至蓋接地電壓。 10·如申請專利範圍第9項所述之感測放大致能信號 _ 的產生方法，其中評定該第一虛擬位元線的電壓由該電源 電壓至該接地電壓所需時間取決於該第二虛擬位元線的電 壓。 32