200428386 玖、發明說明： 【發明所屬之技術領域】 本發明係關於磁性或磁阻性隨機存取記憶體（MRAM)，質 言之’乃關於-種方法和裝置1此等記憶體程式化之後 以節約電流消耗。 【先前技術】 磁性或磁阻性隨機存取記憶體（MRAM)乃為各公司目前所 屬意之下一代快速記憶體。其具有除最快靜態隨機存取記 憶體（SRAM)外，取代一切記憶體之潛力。其屬非依電性記 憶體裝置，意即不需電力維持其所儲存的資訊。此一優點 實非絕大多數其它類型記憶體所能比擬者。 磁阻隨機存取記憶體觀念原由美國蜜井公司所開發，此 觀念利用磁性多層裝置中磁化方向做為資料儲存，並利用 合成阻差以供資料讀出。MRAM序列中各細胞亦與所有記 憶體裝置一樣，須能儲存至少兩種代表” 1 ”或"〇 "的狀熊。 有不同種類之磁阻（MR)效應存在，其最重要者為巨大磁 阻（GMR)及隧道磁阻（tmr)。GMR效應及Tmr或磁隧道接合 (MTJ)或旋轉依存隧道（SDT)效應提供實現非依電性磁性記 憶體等的可能性。此等裝置含一疊薄膜，其中至少兩個為 鐵磁性並由非磁性中間層分隔。GMR供導體中間層結構之 磁阻而TMR供介質中間層結構之磁阻。如果在兩鐵磁或鐵 磁膜間置入一很薄導體，則此合成多層結構之有效平面阻 力於各膜磁化方向平行時呈最小，而於各膜磁化方向反平 行時則最大。若將一薄介質中間層置於兩鐵磁或鐵磁膜間， 89205 200428386 則於膜之磁化方向平行日4p 丁仃哼，兩腠間足隧道電流呈最大（或因 此阻力最小），而當膜之磁化太尙卓y ^ , &、 效1G万向反千仃時，膜間隧道電流 呈最小（或因此阻力最大）。 磁阻通常以上述結構之阻六ή 4再又|且力自千仃至反平行磁化狀態之 增加百分比而測量。咖所提供磁阻百分比高於gmr結構， 故前者具較高信號及較高速度之潛力。近來之結果顯示随 穿式提供4〇%以上之磁阻’對照於良好GMR細胞中之百分 之6 - 9 %的磁阻。 MRAM包含多個配置成序列之磁阻記憶體單元1。圖1中 顯示此一先前技術記憶體單元丨。每一記憶體單元丨含有一 磁阻記憶體元件2、數位線4與位元線6之第一交集以及位元 線6與字元線8之第二交集。諸記憶體單元丨利用位元線^於 諸行中呈串聯耦合，並利用數位線4和字元線8於諸列中呈 _I耦口 ’ k而構成序列。所採用之磁阻記憶體元件2可屬 磁性隧道接合（MTJ)，但為範例性而非限制性。 ，MTJ圮憶體兀件2通常含一構成下端電性接點“之非磁性 導體、一銷式磁性層10、一位於銷式層1〇上之介質障壁層“ 、及位於^貝障壁層1 4上之自由磁性層1 2，以上端接點1 6 在自由磁性層12上。該銷式磁性層1〇及自由磁性層12可由 例如鎳鐵（NiFe)構成，而介質障壁層14可由例如氧化鋁 (AlOx)構成。 磁材料之銷式層1 0具有永遠指向同一方向之向量。自由 層12又磁性向量屬自由性，但受限於層的尺寸而指向與銷 式層1 0之磁化方向平行或反平行的兩方向。 89205 200428386 MTJ記憶體元件2經連接用於電路中，以使電流可垂直流 經孩兀件2，自一磁性層流至另一磁性層。mtj單元1可由 -電阻器R與一諸如電晶體丁之轉換元件串聯做為電性表示 而如圖1中所7F者。違電阻器R之電阻值大小依記憶體元件2 之自由和銷式磁性層的磁性向量導向而定。該MTJ元件2於 ▲兩磁性向里和向相反方向時，即呈相當高電阻值出丨， 而當兩磁性向量指向相同方向時，即具相當低電阻值 (LoRes)。 先觔技術记憶體單元之2 X 2序列之視略圖顯示於圖2 中。在一MRAM行列中，含多個Mram單元，正交線4，6 於各位元或記憶體元件2之上及下方通過，並載有產生轉換 場义電流。各位元經設計以使其於電流僅施加至一線時不 會轉換’而於電流流經跨越選定位元之兩線時始行轉換（轉 換僅於自由層之磁性向量與轉換場方向不一致時發生）。 在MTJ έ己憶體單元1之行列中提供數位線4及位元線6，其 中數位線4循記憶體元件2 —側上行列之列而行進，而位元 線6則沿記憶體元件2對側上行列之行而行進。圖2中結構為 求明晰而經倒置：數位線4實際上係於MTJ元件2下方通過（在 MTJ元件2—側處導向提供電晶體τ的基板），而位元線6實際 上係於MTJ元件2上方通過（在MTJ元件2 —侧處導向遠離該 提供電晶體Τ的基板）。不過，若如實製圖，則位元線6即會 遮蔽更重要部件之磁阻元件2。 各記憶體元件2皆屬層式結構，包含一固定或銷式層1 0、 一自由層1 2及兩者間之介質障壁丨4。以小量電壓施加於此 89205 200428386 鐵磁或鐵磁層1 0，1 2及介質1 4夾心，電子能以唆道式穿過 介質障壁1 4。 記憶體元件2利用互連層16及多個金屬化層18和通道2〇連 接至電晶體Τ。在記憶體元件2與位元線6兩者間有一電連接 2 2。各&己f思體早元1之電晶體丁係連接至地線2 4。 在寫入或程式模式中，需要電流流經選定之數位線4及位 元線6，以於其叉集處產生一峯值磁場，足以轉換該元 件2之自由層12的極化，從而將MTJ單元2之電阻值自 LoRes(低電阻狀態）轉換至HiRes(高電阻狀態），反之亦然（端 視流經位元線6電流的方向而定）。同時，轉換元件諸如選 定之記憶體單元1中之電晶體T(在選定之數位線4與選定之 位元線6叉集處之記憶體單元）乃由保持字元線8上之電壓於 低值（轉換元件為電晶體T時為零伏特）而呈截流狀態。在選 足之數位線4及選足之位元線6中之電流，共同提供一磁場 能改變该選定之圮憶體元件之自由層的磁性向量之方向， 但任一線中電流卻無法單獨改變所儲狀態。因此，僅選定 之記憶體元件被寫入，而非任何其它記憶體元件於該相同 選定之數位線4或位元線6上者。 MRAM之缺點在於因要在磁阻材料附近感應兩夠高的磁 場，所需程式化電流即很高。 就寫入或程式化一典型MR AM而言，例如需要3毫安培之 位元線電流及4 4安培之數位線電流。所賦各值僅屬範例性 實際可能不同。在設計一個16位元之字元的河尺八河時，寫 入一字元即須消耗（16*3 + 4) = 52毫安培電流。就很多應用而 89205 200428386 言，特別是由電池供電的電路板裝記憶體，此等電流消耗 太大。 由於MRAM程式化時間較FLASH(快速式）為快（例如 MRAM&式化在3〇奈秒，而F〇wkr-N〇rdheim所程式化之快 速式則需毫秒範圍時間），故MRAMi若干程式化速度可經 父換而達成較低程式化電流，如下文中所說明者。如果 MRAM並非平行寫入，故16個位元並非同時寫入，而係一 /人位元魚貝寫入時，則程式化時間即較長（16*30 ns = 0.48 械秒’仍較FLASH為快），而程式化電流呈大幅降低至3 + 4 = 7 毫安培。 【發明内容】 本各月之目的在於減低電流消耗及於序列程式化 的位元時更甚。 以上目的係本發明之方法與裝置達成。 本發明提供一種方法，以供程式化具減低電流消耗之磁 阻記憶體元件或磁性隨機存取記憶體元件。此方法包含提 供電’成經第一及第二導電性帶’冑兩帶於記憶體元件處互 相交又，*中經第-導電性帶之電流暫時性流經第二導電 性帶。如此，在記憶體元件處即產生兩個方向不同之磁場， 當產生該等磁場之電流共享時’總電流消耗即降低。w 本發明並提供一種磁性隨機存取記憶體單元，其含： _一磁性隨機存取記憶體元件或磁阻記憶體元件，含有由 一非磁性層分隔之第一磁性層及第二磁性層， 89205 -10- 200428386 -第一導電帶以磁性耦合至第一磁性層，第二導電帶以磁 性耦合至第二磁性層，該第一及第二兩導電帶經配置而於 記憶體元件處互相交叉’以及 -連接裝置，用以暫時性地電性連接第一導電帶至第二導 電帶。 連接裝置可更含電流方向轉換裝置，用以轉換流經第二 導電帶的電流方向。此等電流方向轉換裝置於兩狀態之任 一狀態上轉換，端視寫入記憶體元件中之資料而定，每一 狀態對應電流流經第二導電性帶之不同方向，從而由該電 流產生不同方向之電場。並可提供一控制單元，用以依寫 入記憶體元件中資料功能而控制該電流方向轉換裝置之轉 換。 該連接裝置可含至少一個開關。此開關可由半導體如一 電晶體構成。可配置一控制單元提供適當信號以連接該至 少一開關，以便將一定之第一導電帶連接至一定之第二導 電帶。 第一導電帶可以一線路驅動器提供，該線路驅動器可屬 一個三態驅動器。 該磁阻元件可含一磁性隧道接合（MTJ)。 本發明另尚提供一矩陣，其具以邏輯組成列與行之磁阻 記憶體單元，每一記憶體單元含一諸如MTJ之磁阻元件， 矩陣配以至少一個第一導電帶及至少一個第二導電帶，一 列上之全部記憶體單元皆磁性耦合至該至少一個第一導電 帶，且一行上之全部記憶體單元皆磁性耦合至該至少一個 89205 200428386 第二導電帶，*中矩陣含有連接裝置，用以將該至少一個 第導私y之一暫時性地電性連接至該至少一個第—導電 帶中之一。 … 孩矩陣可配備多個第一導電帶及/或多個第二導電帶。第 -導電帶與第二導電帶兩者數量可相同或相異。在例示性 具體實例巾，僅說明有限之第一及第二導電帶，而矩陣可 屬任何尺寸。 X下之詳細口兒明，配合以範例性所示本發明原理之附 圖，對本發明之諸特性、特徵及優點當可一目了然。本說 明僅屬範例性質’纟非限制本發明之範圍。所引之諸參考 圖參閱所附之各圖式。 【實施方式】 、本發明將以相關各特定具體實例，並參考一定圖式而加 以說明’惟其並非限制本發明’本發明僅受限於t請專利 範圍°所述之諸圖式僅屬綱要性而無限制性。《式中，某 件之？寸為例示起見呈誇大未依比例績製。本說明及 申凊專利範圍中採用之"勺 炉…„ &含詞並非排除其它元件或步 風。在就單數名詞所用士 ^ ^、 不疋甩同或足冠詞，例如ff ? 、"、，·時除特定明示者外，其含該名詞之多數戍 電==以重定MRAM記憶體中自數位線至位元線之 兒机路由义通用電路方案。 ，文曾提及以兩磁場寫入或程式化mram記憶體元件。 寺磁場係由電流感應 的電流及流經數位線的電..，二/ “經位元線 裏扪％抓，兩線於記憶體元件處互相交 89205 200428386 叉而感應生成。戈,广a— ^ 右可共旱此等感應兩磁場之電流，即可達 成減低總電流消耗。 根據本發明’該數位線電流重新導向選定之位元線，以 使僅需產生數位線電流。如此而節省-MRAM中4毫安培的 電流消耗。 及組成 m行 Cl，...，q，...，C|，.〜 列Ck和C1代表。數位線4供每一列R， 圖3中僅顯示部分之記憶體元件2的nXn^P車。完整的矩 陣包含記憶體元件2，被組合成-υ,.,υ 圖3中僅以行RJnRj及 並經磁性耦合至該列R dfe體兀件2。特別是在圖3中僅顯示數位線4丨及4」。一位 元線6提供每一行C，並經磁性耦合至該行C之記憶體元件2。 特別是在圖3中僅顯示位元線&及61。圖3中僅顯示各別數位 線弋、4』及位兀線6k、6!之交叉點之記憶體元件21，^ 2ιι， 及 2j，i。 該電路之操作如下 當記憶體元件2i k需程式化時，即需選定列心之數位線七 及行Ck之位元線6k。依據本發明，位元線、需連接至數位線 \，以便重定自數位線弋經位元線、之電流路由。因此，提 供連接裝置，諸如在支路30與數位線4 ..，4.，…4 4 間一組如開關32,·、32』之連接轉換元件，以及在支路3〇與位 元線6i，…，6k，…，6" ···，6m間一組如開關34、36之位元選擇 轉換元件所配置之連接支路30。若記憶體元件2i k需程式化 時，則在數位線七與支路30間之連接轉換元件32ι，及在位 元線6k與支路30間之位元選擇轉換元件34、36至少其中之 89205 13 200428386 一，需於接通狀態，端視需寫入該記憶體元件弋&之資料而 定’如圖3中所示者。依需寫入該記憶體元件^之資料， 電流必須以任一方向流經位元線〜(於圖3中自底至頂或自頂 至底）。 ” 例如，假設電流需自底流向頂，此時電流方向轉換元件 如開關38kBT及40kBT即需呈接通狀態（兩線間實體連接），同 時電流方向轉換元件3 8kBT及4〇kBT需呈關斷狀態（兩線間無實 體連接故電流無法流過）。此種狀況如圖3中表示。 …男 現在電流自數位線驅動器4〇i流經記憶體元件& ^下方，數 位線弋，經連接轉換元件32i，並流經位元線選擇轉換元件 36，經電流方向轉換元件3、”，記憶體元件2以上方，經電 流方向轉換元件4〇kBT至地線。 當電流需反向流時，即需自頂經位元線、流向底時，為 了寫入反向值資料（”丨”代替”〇，，或反之亦然），同樣，連接轉 換元件3 2 i呈接通狀態’同時另一連接轉換元件呈關斷狀熊。 位元選擇轉換元件34呈接通狀態，以使支路30連接至位元 、’袁6k之頂邵，同時，電流方向轉換元件38kBT及40kBT皆呈接 通狀態。 現在電况自數位線驅動器4 0 i流經數位線4 i，記憶體元件 /-N _ -i，k下方，經連接轉換元件32i，經支路30，經位元選擇轉換 凡件34，經電流方向轉換元件，記憶體元件上方， 經電况方向轉換元件38kBT至地線。 如上說明，流經一選定的數位線之電流即以所選定方向 (頂至底或底至頂）重定至一選定位元線的路由。數位線4、 89205 -14- 200428386 位兀線6及流經位元線6之電流方向等的選擇，係由將適當 之連接轉換元件和位元線選擇轉換元件及電流方向轉換元 件皆置於接通狀態而完成者。配有控制該等轉換元件轉換 的裝置，Λ等裝置可採不同方式建構乃屬了解本發明人士 所習知。例如，就控制連接轉換元件32;、32」言之，可採用 普通列解碼電路，此乃技術方家所知者。技術方家所能設 計之列解碼電路以將開關32i置於連接或閉路狀態，且將其 它全部開關32置於非連接或開路狀態，而選擇例如列心。 可提供一計時電路以控制每一閉路開關或開路開關。可選 定位元線選擇轉換元件34、36與行選擇平行。若行選擇電 路經控制以選定行（^時，則此電路會啟動位元線選擇轉換 7C件34及36。電流方向轉換元件38及4〇選定端視需寫入細 胞之資料而定。施加於記憶體裝置輸入上之資料將屬第一 或第二二進位狀態，例如”〇”或”丨，，。依據此内容，即選定適 當之電 >瓦方向選擇轉換元件3 8、40。 流經數位線亦流經位元線所產生之重定路由之電流，僅 需產生一電流以程式化記憶體元件中一位元，即該數位線 電流。故序列地程式tMRAM記憶體，即可節省電流消耗。 通常會以電晶體做為各轉換元件，本發明固未限於如此 採用。 數位線驅動器4〇i、40〗配合連接轉換元件、32j可以不 同組構實施。 此等組構之第一具體實例或如與圖丨配置所採用者：數位 線驅動器4〇i、4(^及連接轉換元件32i、32j屬分立元件。圖4 89205 -15- 200428386 中概略顯示一數位線驅動器4〇i之建構。其含有兩個串聯隸 合之互補金屬氧化物半導體（CMOS)倒相器50、51。CMOS 倒相器50、5 1各含一 η通道MOSFET(金屬氧化物半導體場效 電晶體41、43及ρ通道MOSFET 42、44，此等電晶體經率聯 於地線24與供應電壓Vdd兩者之間。η通道MOSFET 41、43 之閘極分別與ρ通道MOSFET 42、44之閘極連接。CMOS倒 相器50之η通道MOSFET 41及p通道MOSFET 42之諸閘極連 接至輸入信號MOSFET。CMOS倒相器5 1之η通道MOSFET 43 及P通道MOSFET 44之諸閘極連接至CMOS倒相器50的輸出 〇UT1，其由η通道MOSFET 41與ρ通道MOSFET 42間之連接 點構成。在η通道MOSFET 43與ρ通道MOSFET 44間之CMOS 倒相器5 1之輸出點OUT連接至數位線驅動器4〇i所要驅動之 數位線\。 若輸入信號IN呈高值，則ρ通道MOSFET 42即呈截流狀態 而η通道MOSFET 41則呈導流狀態。第一CMOS倒相器50之 輸出信號即呈低值，且此低值信號係屬第二CMOS倒相器5 1 之輸入。ρ通道MOSFET 44呈導流狀態而n通道MOSFET 43 則呈截流狀態。CMOS倒相器5 1之輸出OUT，其亦屬數位線 驅動洛4 0}之輸出即呈南值。反之，若輸入信號IN呈低值， 則數位線驅動器4〇i之輸出OUT亦呈低值。 圖5中提供一數位線驅動器建構之第二具體實例，其中數 位線驅動器40及同一數位線4上之對應連接開關32係由三態 驅動器60而建構者。以定置三態驅動器60於三態模式可完 成數位線4之選擇取消。圖5中所示之三態數位線驅動器60 89205 -16- 200428386 含有第一 CMOS倒相器52。第一 CMOS倒相器52含有一 η通 道M0SFET 45及一ρ通道M0SFET 46，兩者串聯於地線24與 供應電壓Vdd之間。η通道M0SFET 45及ρ通道M0SFET 46 兩者之閘極共同連接至輸入信號IN。第一 CMOS倒相器5 2之 輸出信號0UT1居於η通道M0SFET 45與ρ通道M0SFET 46間 的連接點處。該輸出信號0UT1係屬第二CMOS倒相器53之 輸入信號。第二CMOS倒相器53含有一 η通道M0SFET 54及 一 ρ通道M0SFET 55呈串聯連接。η通道M0SFET 54及一 ρ通 道M0SFET 55兩者之閘極共同連接至該第一 CMOS倒相器52 之輸出信號0UT1。η通道M0SFET 54之汲極連接至另一η通 道M0SFET 56之源極，其汲極連接至地線24。該ρ通道 “〇8?£丁5 5之源極連接至另一？通道1^03?£丁57之汲極，其 源極則連接至供應電壓Vdd。該η通道M0SFET 56及ρ通道 MOSPET 57之閘極皆連接至逆偏壓之三態信號，亦即若11通 道M0SFET 56閘極上信號呈高值時，貝Up通道M0SFET 57閘 極上信號即呈低值，反之亦然。 如果輸入信號IN呈低值時，則η通道M0SFET 45呈截流狀 態且ρ通道M0SFET 46呈導流狀態。第一CMOS倒相器52之 輸出信號0UT1呈高值。η通道M0SFET 54呈導流狀態而ρ通 道之M0SFET即呈截流狀態。若施加至ρ通道M0SFET 57閘 極之信號丁RISTATE呈高值時，而施加至η通道M0SFET 56 閘極之信號TRISTATE却呈低值時，則兩者M0SFET 56、57 皆呈截流狀態。 料想嫻於技術人士會以對所說明之瞭解而提供其它配置 之具體實例，以供達成該重定經位元線之數位線電流的路 89205 -17- 200428386 由之諸目標。 本文固已就本發明裝置說明諸較佳具體實例 不言而f 節之變化及修改皆可 者。例如可採任何種 和特定建構及組構，惟各種形式與細 能做成’而未出本發明之精義和範圍 類之MRAM記憶體元件者。 【圖式簡單說明】 圖1係依據先前技術供行列中連接之MRAM單元之電性表 示圖。 圖 圖 2為依據先前技術之2Χ2行列之“丁了單元之概略立 面 圖3為依據纟發明具體實例^流重定路由方案之象徵而 路圖。 圖4為圖3重疋路由方案中可採用之數位線驅動器的電路 圖5為圖3重疋路由方案中可採用之數位線驅動器的另 具體實例之電路圖。 各圖式中’相同參考數字乃指相同或類似元件。 【圖式代表符號說明】 1 記憶體單元 2 1己憶體元件 4 數位線 6 位元線 8 字元線 10 銷式磁性層 89205 -18- 200428386 12 自由磁性層 14 介質障壁層 16 互連層 18, 20 金屬化層 22 電性接觸 24 地線 30 支路 32 開關 34 開關 36 開關 38 開關 40 驅動器 50, 51 倒相器 41， 43, 45 η通道場效電晶體 42, 44, 46 ρ通道場效電晶體 60 三態驅動器 52, 53 倒相器 54, 56 η通道場效電晶體 55, 57 ρ通道场效電晶體 R 電阻器 T 電晶體 R 列 C 行 Vdd 供應電壓 -19- 89205 200428386 IN 輸入信號 OUTl5 OUT 輸出 20- 89205