TW200423126A - Tamper-resistant packaging and approach - Google Patents

Tamper-resistant packaging and approach Download PDF

Info

Publication number
TW200423126A
TW200423126A TW092135764A TW92135764A TW200423126A TW 200423126 A TW200423126 A TW 200423126A TW 092135764 A TW092135764 A TW 092135764A TW 92135764 A TW92135764 A TW 92135764A TW 200423126 A TW200423126 A TW 200423126A
Authority
TW
Taiwan
Prior art keywords
magnetic
integrated circuit
magnetic field
state
magnets
Prior art date
Application number
TW092135764A
Other languages
English (en)
Other versions
TWI327729B (en
Inventor
Carl Kundsen
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Publication of TW200423126A publication Critical patent/TW200423126A/zh
Application granted granted Critical
Publication of TWI327729B publication Critical patent/TWI327729B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/922—Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

200423126 玖、發明說明： 【發明所屬之技術領域】 本發明係應用在裝置封裝，及更特別者係應用在用於諸 如一積體電路項目上之防篡改式封裝。 【先前技術】 在產品保護及安全上封裝擔任_重要角色。舉例如，在 電子和軟體應用上，封裝對於確保產品不受損壞及不被篡 改言是重要的項目。對在某處為優先之一特別封裝内储存 之資訊言在應用上防止篡改已屬特別重要事項。例如，在 記憶體應用上，有時對接達至在—電路中儲存之資料做預 防是有其需要的。 有多種保護儲存之資料之方法已經在使用。例如，在 SRAM應用上，當電源從用於儲存資料之電路處被移去時記 憶體資料失去。當篡改被仙到時電源被移去，如此刪除 儲存之貝肖。當此種方法牵連到備用電池時，響應該篡改 電池電源亦被移去。 在其他記憶體應用上，用於儲存資料之電源並非決對的 需要。例如，在磁性記憶體之應用上，記憶體採不需要電 源來保持記憶且因之為非易失性的方式來儲存。使用用於 變換材料之電氣電阻值之磁性狀態之某種型式磁性記憶體 單元使其定位在接近該一區域此為吾人所共知之磁阻（mr) 記憶單元。磁性記憶體單元之一陣列常稱謂一磁性隨機接 達圮憶體（MRAM)。在MRAM應用上，記憶體單元一般在字 線與感測線相交處被形成，且每一記憶體單元一般具有由
O:\90\90286.DOC 200423126 ‘私或絕緣層分隔之磁性層。使用在此種應用上之磁阻 ί*生金屬當置於一磁場中時在電氣電阻值上顯示有一改變。 關於廷一點，“汉八“單元具有二個穩定的磁性配置，一為 问電阻值及另一為低電阻值（如，具有高電阻值代表一邏輯 狀〜、0及低電阻值代表一邏輯狀態丨）。裝置之磁性狀態（即， 磁丨生艾化）如同資料般被處理及讀取，使得該讀取在使用一 儀器以士木測在#上定位有MRAM之一冑體電4時能發生效 果。 在諸如MRAM之應用上保護記憶體採不必需要求有電源 以維持記憶已成為_種挑戰，雖然，由於—般的方法牵連 到有關電源之防篡改不發生作用的緣故。特料，移去電 源I不‘至，己憶失去這_點上。這些及其他困難顯示出對 於防篡改之實施及用於缝趙之封裝以及其他型之應用上 之挑戰。 【發明内容】 本么月之夕種方面牵連到用於例如趟之非易失記憶 體電路之篡改保護方面。本發明並蔣:夕1 Y虫 +心/3亚將之間化為幾個實施例 及應用方案，且將其中一些概述如下。 女…本U之舉例之具體實施例，藉將—封裝配置適 合選擇性的抑制來自-磁場的磁力線達到磁性·響應電路 元件方式以保護該一磁性_塑 庄θ應電路疋件以避免篡改。該 裝包括產生圍繞晶片一磁.蠄 现+ 力線之一晶片-圍繞的磁性配 置。特別是，當原封不勤本， 寺封裝抑制一磁場達到磁性-塑 應電路元件。在封步笪# , 曰 在封破I改時，例如，探測儲存在含有封裝
O:\90\90286.DOC 423126 之晶片之資料’在侵人封裝中結果有―減低或排除之磁場 7制特徵。因此，晶片-圍繞的磁性配置，至少在某些區域， 提供其進入邊緣及變換磁性_響應電路元件之狀態之一足 夠強的磁力。具有此一方法，磁性_響應電路元件之磁性無 必要在篡改（如，移去）封裝時加以偵測。 按…、毛明之另一舉例之具體實施例，一積體電路配置為 易叉由含有一資料-儲存配置及一積體電路封裝之一局部 磁場所導致之資料破壞的影響。封裝包括在晶片之周圍產 生一磁力線之一晶片_圍繞之磁性配置。資料_儲存配置包括 I應電控制信號儲存邏輯狀態之多個微型磁鐵。封裝將包 括在封裝中由-磁性裝置所產生之局部磁場導通離開該微 型磁鐵。穿過封裝中斷周圍之磁場，依次，對由微型磁鐵 所餘存之資料自我做一改變。 •按照發明之另一有關之舉例之具體實施例，一磁性_響應 積體電路記憶體配置包含多個微型磁鐵。每一微型磁鐵適 合儲存為磁鐵之磁性狀態之一函數之一邏輯狀態。記憶體 配置亦包括#中有每一微型磁鐵對加至用於設定微型磁鐵 之磁性狀態之一字線之一信號做磁性響應之多個字線。感 測電路顯出有為-微型磁鐵之磁性狀態被讀出之_函數以 決定在微型磁鐵内儲存之邏輯狀態之一可偵測的電氣特 ，。該積體電路封裝包括產生局部磁場且被適合將局部磁 場引導離開微型磁鐵之一磁性裝置。響應移去封裝之一部 刀封裝’微型磁鐵，及磁性裝置被配置成以便局部磁場 設定及/或改變該至少一個微型磁鐵之磁性狀態。
O:\90\90286DOC 200423126 本發明之以上概述非意欲說明本發明之每一具體實施例 或2-個的實施例。本發明之以上概述非意欲說明本發明 之母一顯示之具體實施例或本發明之每一個實施例。以下 圖式及詳細的說明對這些具體實施例採更特殊的實例化的 方式加以說明之。 【實施方式】 當發明適合做為多種修改及代替的形式之同時，在圖式 中藉舉例之方式其具體的已予以示出且將詳細的予以說 明。應了解，無論如何，此種意圖並非來限制發明為所說 月之特疋之具體實施例。相反地，本發明應含蓋所附之申 請專利範圍所界定之發明之範圍内之所有的修改， 者’及替代者。 相信本發明可應用在多種電路上及牽連及/或得益於防 篡改方法上，並且特別是應用在不需要依賴用於維持諸如 MRAM電路之記憶體之電源之非易失及其他電路之應用 在本月無必要限於此種應用之同時，在透過對實例 之討論之情況下可得到對發明不同方面之正確評價。 按照本發明之一舉例之具體實施例，一磁性-響應電路配 置藉由》周適成選擇性地抑制一磁場達到至磁性-響應電路 元：之-封裝配置，來保護在一磁性_響應電路元件； ，貧料以免被篡改。磁性_響應電路配置包括響應電控制信 遽儲存邏輯狀態之磁性_響應物體1別是，當原封不動 在封裝中藉由導通由—磁性裝置產生之局部磁場離開磁性 -響應物體使封裝抑制一磁場達到磁性響應電路元件。在篡
O:\90\90286.DOC 丄 ! #衣減低或排除其磁場抑制特徵，因此導致 两、5磁響應電路元件且響應磁場並設定及/或改變 ;:狀？。用此一方法，磁性，應電路配置之磁性狀態 ί、之暴改（如移去）不需要被檢測，以及設定或改變在磁 性-響應電路元件中之磁把 丨生狀悲可以用來破壞資料完整及 使接達失效。 圖1不出按妝本發明之另一舉例之具體實施例之具有由 適合：於在基板中抑制一磁場達到電路元件之一封裝（106) 斤覆皿之|板（1G4)之-積體電路裝置（丨⑻）。基板1〇4包 括多個磁性-響應電路元件，包括適合用以儲存做為一磁性 狀態之—函數資料之元件13()，131及132。多個磁性-響應 電路元件之每一個包括一 MRAM型電路元件並被耦合至用 於控制對於以寫入為目的之MRAM型電路元件之狀態，及 用於檢測對於以讀取為目的2MRAM型電路元件之磁性狀 態之其他電路（未示出）上。將封裝1〇6配置成使得在基板1〇4 中之包路元件為非直接可接達者，例如，使用探測或用於 檢測諸如其邏輯狀態之電路元件之特徵之其他接達技術來 做接達。 在一個實施例中，磁性-響應電路元件之磁性狀態被控制 為二個狀態中之一個，且具有藉一高阻抗特徵成為一第一 狀態及藉一低阻抗特徵成為一第二狀態。當資料欲被寫入 至磁性-響應電路元件之一個時，一磁場被加上且用來設定 其磁性狀態。當資料欲被讀取時，磁性-響應電路元件之電 阻被檢測並用來識別一邏輯狀態，例如，具有一高電阻被 O:\90\90286.DOC -10- 200423126 相關為-邏輯”〇，，及一低電阻被相關為_邏輯”1"。 封裝1 06包括發射由一技 元件m β 之—磁輕之—磁鐵 具有在其他區域(未示出)中含有足夠的磁性材 蕪：：，磁力線被引導圍繞基板104。所示出之磁力線122 S A1%中之材料被W離開基㈣4。當封们〇6保持 原封不動(如’未被移去’未被改變，或否則未被篡改)時， 磁力線122藉封裝被抑制以免達到—個或多個磁性_響應電 路元件130, 131或132(或其他在基板，上未示出之‘元 件）旦封裝106被篡改時，磁力線122為足夠的強使其邊 緣=達到一個或多個磁性-響應電路元件並導致在其磁性 狀態上之一變化。 現參見圖2’示出在圖1中所示之裝置丨〇〇之一個特別之實 施例，此時具有包括移去其一部分之方式下使封裝1〇6被篡 改，結果是在封裝106之一部分中有一開口 226。在此一實 靶例中’適合用以抑制磁力線丨22達到磁性-響應電路元件 13 1之封裝1 〇6之部分已被移去。此一篡改允許藉磁力線影 響導致磁性-響應電路元件13丨具有一特別的磁狀態之磁力 線12 2達到電路元件13 1。就此而論，磁性_響應電路元件1 3 1 之磁性狀態，先於磁力線122達到電路元件13ι之前，由於 磁性狀態藉磁力線已被變化無必要加以確定之故。具此一 方法，儲存在磁性-響應電路元件1 3 1之資料受保護而經由 篡改封裝106不被發現。 現參見圖3，說明為積體電路配置300之本發明之另一特 別的實施例及應用。積體電路配置300包括一 MRAM-基底 O:\90\90286.DOC -11 - 200423126 之袅片304, 一封裝磁鐵31〇(提供一相對強的磁場）及圍繞蕊 片J 04之一封裝320。封裝包括保護及圍繞MRAM之磁性-響 應圮憶體單元（微型磁鐵或元件）33〇_335防止一般預期之外 部產生之磁場之一慣常的磁性屏蔽3 12。磁性屏蔽3 12包 括，或一起動作，該封裝磁鐵31〇。封裝磁鐵31〇之磁場與 MRAM電路元件33〇-335之容易軸成平行的排列。封裝適合 導通來自磁性裝置之局部磁場離開MraM電路元件 330-335 〇* 一旦積體電路配置300從以上被篡改，如，諸如移去封裝 部分以探測在MRAM電路元件330-335中之資料，儲存於其 中之貧料之完整將失去。此一事件將不是由於侵入慣常的 磁性屏蔽312(且接著的曝露至外部產生之磁場）就是真接損 壞MRAM電路元件330-335。 一旦此種篡改自以下發生，由於由來自封裝磁鐵31〇之磁 力線在該處曝露的原因由MRAM電路元件33 0-3 35儲存之 貧料之完整將失去。普通，此種曝露將通過在底部側上藉 探測而產生之一氣隙。 以上說明之多個具體實施例及在圖式所示僅藉顯示方式 加以提出故不應導致對發明來做限制用。基於以上討論及 顯示，熟於此一技藝之士對本發明在不需完全按照舉例之 具體實施例及顯示之應用及此處之說明可很容易的了解到 對本發明做出多種修改及變動來。此種修改及變動不可違 背本發明之在以下專利申請範圍所陳述之真實的精神和範 圍。 O:\90\90286.DOC -12- 200423126 【圖式簡單說明】 在考慮到以上發明之多個具體實施例之詳細說明與所附 有關圖式下，發明應可獲得完全的了解，其中··、 圖1為按照本發明之一舉例之具體實施例之適合用於禁 止篡改之一積體電路裝置； 圖2示出按照本發明之另一舉例之具體實施例示出圖工響 應篡改之積體電路裝置；及 圖3示出按照本發明之另一舉例之具體實施例，具有包括 圍、八之磁屏蔽及在T之一磁鐵，一積體電路基板之一封 裝之一積體電路裝置。 【圖式代表符號說明】 100 積體電路裝置 104 基板 106, 320 封裝 130, 131，132 元件 120 磁鐵元件 121 磁力線 226 開〇 300 積體電路配置 310 封裝磁鐵 312 〖貝常磁性屏蔽 330-335 記憶單元
O:\90\90286.DOC -13-

Claims (1)

  1. 200423126 拾、申請專利範園： L 一種易受由一局部磁場所導致之資料破壞之積體電路配 置，該積體電路配置包含··一積體電路1〇();具有響應電 控制信號適合儲存邏輯狀態之多個微型磁鐵之一資料儲 存配置；及圍繞該積體電路1〇〇且響應該磁性裝置12〇之 4分被移去適合產生為足夠強的俾改變微型磁鐵之至 乂 一個之邏輯狀怨之一局部磁場之一磁性裝置丨2〇。 2·如申請專利範圍第丨項之積體電路配置，其中該積體電路 封裝及該磁性裝置被配置成引導該局部磁場離開多個微 型磁鐵。 3·如申請專利範圍第2項之積體電路配置，其中該磁性裝置 響應該磁性裝置之一部分被移去並顯出一邊緣磁場，使 多個微型磁鐵之至少一個被曝露至該邊緣磁場。 4.如申請專利範圍第丨項之積體電路配置，其中該磁性裝置 之局部磁場之一部分與該等微型磁鐵之一容易的軸成排 列0 5·如申請專利範圍第4項之積體電路配置，其中該積體電路 封裝包括圍繞該積體電路之一磁性屏蔽配置，及其中該 磁性屏蔽配置包括該磁性裝置。 6·如申請專利範圍第5項之積體電路配置，其中積體電路具 有相反-面之頂部及底部側，及其中該磁性裝置被放置在 鄰近該底部側，以及該等微型磁鐵被放置在該頂部側。 7·如申請專利範圍第6項之積體電路配置，其中來自該磁性 裝置之一邊緣磁場響應該磁性裝置之一部分被移去並自 O:\90\90286.DOC 200423126 8· 9· 10. 11. 12. 13. 磁性通路處向邊緣伸出。 如中凊專利範圍第2項之積體電路配置，丨中該多個微型 磁鐵之至少—個響應來自磁性裝置之該局部磁場並變化 磁性狀態。 如申請專利II圍第2項之積體電路配置，其中多個微型磁 鐵之至夕個響應來自磁性裝置之該局部磁場並變化極 性。 如申請專利範圍第1項之積體電路配置，進一步包含一調 適成用於對在至少一個微型磁鐵之磁性狀態中之一改變 做阻抗性響應之感測電路。 如申％專利範圍第1〇項之積體電路配置，其中該感測電 路響應在一第一狀態中之微型磁鐵之至少一個並顯出一 第電阻值及響應在一第二狀態中之微型磁鐵之至少一 個並顯出一第二電阻值。 如申請專利範圍第11項之積體電路配置，其中該感測電 路包括具有顯出一電傳導之一溝道區域之一電晶體，該 〉冓道區域之該電傳導響應該微型磁鐵之狀態，其中經該 溝道之一電流通路響應在第一及第二狀態中之微型磁鐵 之至少一個並且各自的顯出第一及第二電阻值。 如申請專利範圍第1項之積體電路配置，其中資料-儲存配 置被調適成儲存一位元以做為多個微型磁鐵之每一個之 一函數’該位元具有直接與微型磁鐵之磁性狀態有關聯 之一值’且響應該局部磁場，該位元呈現有響應該局部 磁場之一磁性狀態之一值。 O:\90\90286.DOC -2 - zo 14·如申請專利範圍第丨 、〜償般电路配置，i 之至少一部分為在封裝外側。 ^ ^ 15.如申請專利範圍第lJS之積體 射奘知杠 乂 k _置’其中該積體電路 料包括-㈣屏蔽’封裝為㈣ 個該磁性裝置及該資料儲存配置H 及其中該磁性裝置為 相田逖離该貧料-儲存配置。 16·如申請專利範圍第丨項 貝版电路配置，進一步包含一姑 調適成對多個微型磁鐵之至少— 、 個错磁化至少一微型磁 鐵而寫入一邏輯狀態之寫 ^ 禺入電路，該邏輯狀態易受局部 磁％之響應而被改變。 1 7 ·如申凊專利範圍第16項之積 、 只<檟體電路配置，其中該寫入電 路被調適成藉磁化在一第一 向中之微型磁鐵而對至少 一微型磁鐵寫入一第一 i羅藉业At 罘璉輯狀態，及藉磁化在一第二方 向之微型磁鐵而對至少一撕并丨1 A , 7 ^ 嘁型磁鐵寫入一第二邏輯狀 態0 18.如申請專利範圍第！項之積體 ., 、、谓菔冤路配置，其中該磁性裝置 被調適成用以產生一塑庫籍辦 & 土 a應積體電路封裝之一部分被移去 而設定該微型磁鐵之至少_加 级芏夕 個之一磁性狀態之局部磁 場 19. 如申請專利範圍第18項之積體電路配置，其中該磁性裝 置被凋適成產生-將該等微型磁鐵之至少一個之磁性狀 裝δ又疋至一第一磁性狀態之局部磁場。 20. 如申請專利範圍第17項之積體電路配置，其中該磁性裝 置被調適成產生一將該等微型磁鐵之至少一個之磁性狀 O:\90\90286.DOC 200423126 怨自一第二磁性狀態切換至第一磁性狀態之局部磁場。 •種被5周適成用以儲存易受由一局部磁場所導致之資料 破壞之資料之積體電路配置，該積體電路配置包含被調 適成用以儲存一邏輯狀態以做為該微型磁鐵之磁性狀態 之一函數之多個微型磁鐵；多個字線，每一微型磁鐵對 加至用於設定該微型磁鐵之一磁性狀態之一字線之一信 唬做磁性響應；多個感測電路，每一感測電路顯出為微 型磁鐵之至少一個之磁性狀態之一函數之一電氣特徵， ‘ 该電氣特徵係用於讀取儲存在該等微型磁鐵之至少一個 _ · 中之邏輯狀態上為可檢測者，一積體電路封裝包括一被 調適成用以產生具有足夠強的邊緣磁場之局部磁場之一 磁性裝置’響應該移去積體電路封裝之一部分，局部磁 場設定該等微型磁鐵之至少一個之磁性狀態。 22· —種被調適成用以保護一磁性-響應電路節點之反篡改配 置’該反-篡改配置包含：用於產生一局部磁場及用於引 導該局部磁場離開磁性-響應電路元件之磁性構件；及該 g 磁性構件進一步被調適成響應磁性構件之一部分被移 去’用於產生導致磁性-響應電路節點呈現一磁性狀態之 一邊緣磁場。 O:\90\90286.DOC -4-
TW092135764A 2002-12-18 2003-12-17 Tamper-resistant packaging and approach TWI327729B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US43452002P 2002-12-18 2002-12-18

Publications (2)

Publication Number Publication Date
TW200423126A true TW200423126A (en) 2004-11-01
TWI327729B TWI327729B (en) 2010-07-21

Family

ID=32595283

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092135764A TWI327729B (en) 2002-12-18 2003-12-17 Tamper-resistant packaging and approach

Country Status (9)

Country Link
US (1) US7485976B2 (zh)
EP (1) EP1576611B1 (zh)
JP (1) JP2006511936A (zh)
KR (1) KR20050084340A (zh)
CN (2) CN1729541A (zh)
AU (1) AU2003292453A1 (zh)
ES (1) ES2400240T3 (zh)
TW (1) TWI327729B (zh)
WO (1) WO2004055822A2 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1576613B1 (en) * 2002-12-18 2014-06-18 Crocus Technology Inc. Method and device for protection of an mram device against tampering
US7712147B2 (en) * 2002-12-18 2010-05-04 Nxp B.V. Method and device for protection of an mram device against tampering
EP1617472A1 (en) 2004-07-16 2006-01-18 Axalto SA An active protection device for protecting a circuit against mechanical and electromagnetic attack
EP2016593B1 (en) * 2006-04-20 2014-11-05 NVE Corporation Enclosure tamper detection and protection
JP4993143B2 (ja) * 2006-11-24 2012-08-08 日本電気株式会社 Ｍｒａｍ
EP2135254B1 (en) 2007-03-09 2016-05-25 NVE Corporation Stressed magnetoresistive tamper detection devices
FR2935061A1 (fr) * 2008-08-13 2010-02-19 St Microelectronics Rousset Dispositif de detection d'une attaque d'un circuit integre
US20100123469A1 (en) * 2008-11-19 2010-05-20 Edward Craig Hyatt System and method for protecting circuit boards
JP5471364B2 (ja) * 2009-11-27 2014-04-16 日本電気株式会社 半導体パッケージ
JP2012109307A (ja) 2010-11-15 2012-06-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP5899739B2 (ja) * 2011-09-16 2016-04-06 株式会社リコー 配線基板
US8811072B2 (en) 2012-03-13 2014-08-19 Honeywell International Inc. Magnetoresistive random access memory (MRAM) package including a multilayer magnetic security structure
US8854870B2 (en) 2012-03-13 2014-10-07 Honeywell International Inc. Magnetoresistive random access memory (MRAM) die including an integrated magnetic security structure
US8909942B1 (en) * 2012-03-30 2014-12-09 Western Digital Technologies, Inc. MRAM-based security for data storage systems
GB2507954B (en) * 2012-10-13 2018-07-04 Korala Associates Ltd A user terminal system and method
AU2014250792B2 (en) * 2013-04-12 2018-05-10 The Board Of Trustees Of The University Of Illinois Materials, electronic systems and modes for active and passive transience
US9041130B2 (en) * 2013-09-09 2015-05-26 Kabushiki Kaisha Toshiba Magnetic memory device
JP6010005B2 (ja) 2013-09-09 2016-10-19 株式会社東芝 半導体装置及びその製造方法
JP6074345B2 (ja) * 2013-09-24 2017-02-01 株式会社東芝 半導体装置及びその製造方法
JP6058051B2 (ja) * 2015-03-05 2017-01-11 ルネサスエレクトロニクス株式会社 半導体装置
DE102015121375A1 (de) * 2015-12-08 2017-06-08 Harting It Software Development Gmbh & Co. Kg Vorrichtung und Verfahren zur Manipulationsüberwachung eines transportablen Gegenstandes
US10289840B2 (en) * 2017-06-02 2019-05-14 Silicon Laboratories Inc. Integrated circuit with tamper protection and method therefor
CN111742367B (zh) * 2018-02-26 2024-07-16 索尼半导体解决方案公司 半导体存储装置和电子设备
CN110197682B (zh) * 2018-02-27 2021-04-13 中电海康集团有限公司 存储单元、存储器以及数据写入方法
CN109166844A (zh) * 2018-08-28 2019-01-08 安徽星宇生产力促进中心有限公司 一种微电子管芯

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4824091A (en) * 1982-07-07 1989-04-25 Xerox Corporation Sheet collection devices and sheet processors utilizing same
JPS59144094A (ja) * 1983-02-07 1984-08-17 Hitachi Ltd カセツト形磁気バブルメモリ装置
US5479097A (en) * 1993-12-29 1995-12-26 Storage Technology Corporation Data corruption detector for magnetic media
AU725099B2 (en) * 1998-02-05 2000-10-05 Tokyo Electron Limited Impedance-to-voltage converter and converting method
JP2000150685A (ja) * 1998-11-18 2000-05-30 Itaya Seisakusho:Kk 電子機器の防御装置
EP1107329B1 (en) * 1999-12-10 2011-07-06 Sharp Kabushiki Kaisha Magnetic tunnel junction device, magnetic memory adopting the same, magnetic memory cell and access method of the same
US7005733B2 (en) * 1999-12-30 2006-02-28 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit
JP3985432B2 (ja) 2000-06-19 2007-10-03 日本電気株式会社 磁気ランダムアクセスメモリ
EP1297533B1 (en) * 2000-06-23 2008-08-27 Nxp B.V. Magnetic memory
US6404674B1 (en) * 2001-04-02 2002-06-11 Hewlett Packard Company Intellectual Property Administrator Cladded read-write conductor for a pinned-on-the-fly soft reference layer
JP3961914B2 (ja) * 2002-09-05 2007-08-22 株式会社東芝 磁気メモリ装置
JP4147466B2 (ja) * 2002-12-10 2008-09-10 ソニー株式会社 磁気メモリ装置

Also Published As

Publication number Publication date
CN1729541A (zh) 2006-02-01
EP1576611B1 (en) 2012-11-28
AU2003292453A8 (en) 2004-07-09
TWI327729B (en) 2010-07-21
EP1576611A2 (en) 2005-09-21
US7485976B2 (en) 2009-02-03
US20060108668A1 (en) 2006-05-25
AU2003292453A1 (en) 2004-07-09
ES2400240T3 (es) 2013-04-08
CN1742341A (zh) 2006-03-01
WO2004055822A2 (en) 2004-07-01
KR20050084340A (ko) 2005-08-26
WO2004055822A3 (en) 2005-04-14
CN100547678C (zh) 2009-10-07
JP2006511936A (ja) 2006-04-06

Similar Documents

Publication Publication Date Title
TW200423126A (en) Tamper-resistant packaging and approach
EP1588371B1 (en) Tamper-resistant packaging and approach using magnetically-set data
EP1576614B1 (en) Tamper-resistant packaging and approach
US7468664B2 (en) Enclosure tamper detection and protection
US7712147B2 (en) Method and device for protection of an mram device against tampering
TWI330845B (en) Method and device for protection of an mram device against tampering
US7224634B2 (en) Hardware security device for magnetic memory cells
JP2007513502A (ja) 磁界センサを有するｍｒａｍチップの不均一シールド
EP1690261B1 (en) Method and device for preventing erroneous programming of a magnetoresistive memory element
MXPA05003329A (es) Dispositivo de memoria magnetica de aceso aleatorio con programacion funcional (fp-mram).
MXPA05003435A (es) Dispositivo de memoria magnetica de solo-lectura (mrom).
EP1576615B1 (en) Hardware security device for magnetic memory cells
JP2013088886A (ja) 半導体集積回路およびその動作方法
JPS6134779A (ja) 磁気バブルメモリ装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees