TW200415673A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW200415673A
TW200415673A TW092116341A TW92116341A TW200415673A TW 200415673 A TW200415673 A TW 200415673A TW 092116341 A TW092116341 A TW 092116341A TW 92116341 A TW92116341 A TW 92116341A TW 200415673 A TW200415673 A TW 200415673A
Authority
TW
Taiwan
Prior art keywords
main surface
terminal
substrate
semiconductor
semiconductor device
Prior art date
Application number
TW092116341A
Other languages
English (en)
Other versions
TWI237291B (en
Inventor
Shohei Moriwaki
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200415673A publication Critical patent/TW200415673A/zh
Application granted granted Critical
Publication of TWI237291B publication Critical patent/TWI237291B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

200415673
五、發明說明（1) [發明所屬之技術領域] 本發明係有關於一種半導體裝置，特別是有關於一種 具有半導體封裝元件的半導體裝置。 ' [先前技術] 傳統的具有半導體封裝元件的半導體裝置，已揭示於 例如是日本專利的特開平11 一 2 〇 4 6 7 9號公報中。 ”；
在揭露於上述公報的半導體裝置中，在半導體晶片 (chip)上方形成有用來供給電源的複數條之電源用$號 線’而在半導體晶片下方形成有用來交換信號的'複^ ς ^ 號用電極。半導體晶片係密封（e n c 1 〇 s e (J )於封穿元件内 形成於封裝元件的外部的電源配線係接觸電源^電極，』 接觸印刷電路基板（printed circuit board)。 然而在習知的半導體裝置中，電源配線报容易從印席 電路基板上脫落，因而造成半導體裝置的信賴性降低。 [發明内容] 本發明之目的，係提供一種信賴性高的半 用來解決上述的各種問題點。 —χ
本發明提供一種半導體裝置，具備有半導體封壯〆 件 '基板、金屬基板以及金屬製的的固定構件。主=二 裝元件係具有主表面、位於第】主表面之相反镇2 主表面、設計於第丨主表面上的第丨端子、設計於、 面上的第2端子，以及半導體元件。基板係具有對向於第工
2075-5706-PF(Nl);Jacky.ptd
200415673 五、發明說明（2) 主表面的第3主表面、 面、接觸第!端二：第3 :第3主表面f相5侧的第4主表 第4端子。金屬A柄孫 子，以及設汁於第4主表面上的 電性連接之第有對向於第2主表面且與第2端子 6主表面。固定構Κ接：Ϊ位於第5主表面之相反側的第 板的位置。形成貫通Ί觸弟6主表面’而能夠決定金屬基 分插入穿孔中，；穿孔，然後將固定構件的-部 端子接觸。 疋構件的先端部（tip portion)與第4 構件= = 半導體裝置，，由於金屬的固定 子接觸。該…構 against)於設計有第4端子的笛4 士 = ^ t j 的其他的部分係萨 子的苐4主表面。逛有，固定構件 、曰 孟屬基板和半導1本 +驻/土 ^ 4 基主表面。該結果，使得金屬基板'半導體:壓： 定構件從基板上脫落，❿能夠槎：二九住，因而能防止固 置。 而此夠獒供6賴性高的半導體f 實施方式 各實施 且省略同一部分之詳細說明 第1實施型態 以下，根據圖示之各實施型能夾_ 施型態中，同一之構成要辛;兄明本發明。在下述 =要素將Μ相同之符號， 體裝置 第1圖是顯示根據本發明第一實施型態的半導 Ιί 第6頁 2075-5706-PF(Nl);Jacky.ptd 200415673 五、發明說明（3) 的平面圖。 請參閱第1圖，根據本發明第一實施型態的半導體裝 置1 00具有基板4。基板4的形狀幾乎是立方體形 (cuboid)，第1圖係顯示正方形為例，而其平面形狀幾乎 是一矩形。基板4具有第3主表面4a。 在基板4的四個角設計有貫通孔（穿孔）9，每個相鄰的 穿孔9之間的距離幾乎是相等的。因此，將四個穿孔相連 的圖形幾乎是正方形。 在第3主表面4a上載置有半導體封裝元件1。半導體封 裝元件1包含有半導體元件（未顯示於第1圖中），而且當作 是半導體裝置之核心元件。在半導體封裝元件丨的第2 :表 面1 b上，设計有當作是冷卻用放熱板的金屬基板6。金屬 基板6的平面形狀係略小於半導體封裝元件丨，且在金屬基 板6的第6主表面6b上，設計有複數個放熱用的鰭狀物土 (fin)6c。鰭狀物6c使得金屬基板6的表面積增大，因而能 夠被設計用來放散半導體封裝元件1的熱。 金屬製的固定構件（flxlng raember，或稱固定金且）7 屬基板6。固定構件7並不與錯狀物6c 接觸。形成貝通基板4的穿孔9，然後將固定構件了 部 分插入穿孔9中。如此，經由固定構件7的一部分嚙合基板 4，而使得基板4上的半導體封奘开杜】 口 土 被固定。 牛―體封衣-件1以及金屬基板6能夠 清參閱苐2圖’第2圖是顧千、、，l装楚ί m 不口疋顯不/口者第1圖中的丨丨—n方向 的剖面圖。根據本發明第一實施刑能 刀 ^ 貝她裂悲的+導體裝置100具
2075-5706-PF(Nl);Jacky.ptd 第7頁 200415673 五、發明說明（4) 有半‘體封裝元件1、基板4、金屬基板β以及固定構件7。 半導體封裝元件1係具有第1主表面la、位於镇]古矣而^ .^ ^ Slb ^ f ^ , 1 子2(球端子）、設計於第2主表面lb上的第2端子8，以及半 導體元件1 0。第2端子8係電源或接地端子。 當作疋主基板的基板4 ’係具有對向於第1主表面1 a的 第3主表面4a、位於第3主表面4a之相反側的第4主表面 4b、設置於第3主表面4a上而接觸第1端子2的第3端子3， 以及設計於第4主表面4b上的第4端子5。第3端子3係接合 用配線（an interconnection line for junction)。第4 端子5係電源供給用配線（an interconnection line for providing a power supply) 〇 當作冷卻用放熱板的金屬基板6，係具有對向於第2主 表面lb且與第2端子8電性連接之第5主表面6a，以及位於 第5主表面6a之相反側的第6主表面6b。金屬製的固定構件 7係接觸於第6主表面6b，而決定金屬基板6的位置。 在基板4中，形成貫通基板4的穿孔9。將固定構件7的 一部分插入穿孔9中，使固定構件7的先端部7t與第4端子5 接觸。 基板4係平板狀，且在該基板4的端部設計有複數個穿 孔9。另外，設計有當作是電源供給用配線的複數個第4端 子5鄰接上述穿孔9。在第4端子5的相反側上，設計有當作 是複數個接合用配線的第3端子3。第3端子3係從基板4的 第3主表面4a露出。
2075-5706-PF(Nl);Jacky.ptd 第8頁 200415673 五、發明說明（5) _ =導體封裳元件1係被積層於該基底4上。設計於半導 體封裝70件1上的當作是球端子的第1端子2係個別地接網 於第3端子3。經由此，第3端子3係與第！端子2電性連要觸 ί + ί體封裝元件1内，設計有當作是半導體晶片的半導 :二1 1 0 ’半導體元件1 0係電性連接第1端子2。還有，本 牛1〇係電性連接位於第1端子2相反側的第2端子8。 第2圖中的第2端子8係有-電源電位（p〇wer supp广子8。 半導體元件1〇係被鑄模於由有機物所構 壓力。、衣7°件1中，所以能夠阻擋濕氣以及外來的 44# 卻用放熱板的金屬基板6，係被積層於半導體 封裝兀件1上。今屬A β在丄〃从 卞守篮 古的今屬所Μ 4屬基板由鋁等的輕量且具有熱傳導率 冋的至屬所構成，且又直接 6的第6主表面6b#】t，„亥苐2编子8。在金屬基板 金屬基板6向遠處延伸出去，因而能擴大 金屬基板6的表面積。經由此， ’、 生的熱量放散出去。 了將攸+導體封裝元件1發 固定構件7例如{由銘等的幸f量且具有 以及具有電傳導率高的金屬所 * ' 革阿 性，固定構件7的先端部7t與2 構件7具有彈 突出部7“系與金屬基板6接觸弟4二子此5接定㈣^ 半導體封裝元件1與基板4皆被金 使广金屬基板6、 固定。經由第2圖中的點線50所至干屬/祕的固^構件7所夾住 8，然後藉由金屬基板6、固定^ 電机係從第2端子 疋構件7而傳送至第4端子5。 2075-5706-PF(Nl);Jacky.ptd 200415673 五、發明說明（6) 請參閱第3圖，是顯示金屬美拓 係具有幾乎互相平行之第5主金= 與第6主表面6b的延伸方向幾乎垂直 f 表面6b。、在 數條的鰭狀物6c。各個鰭狀物6c之間、°一上^置有複 在此並不限定金屬基板6的材質既^之間隔。 的。即使金屬基板6的各部分之姑皙曰 守电旺疋乂要 還有，在第3圖中的金不一樣的也可以。 :觸的部分’以及和第2端子8相接觸的部；冓 paste)。 文佈蜍電漆（C〇nductlve =參閱第4圖’是顯示固定構件的剖面圖。固定構件7 ;:犬出部7a與先端部7t。突出部7a係與金 主表，接觸，且該突出部7a係押壓的弟6 板4。更者，突出部7a係電性；Γ金屬而=第4,子5與基 6b。而先端部7t係電性接觸第4端子5。土反的第6主表面 為了使與金屬基板6接觸的突屮邱7 5接觸的先端部η具有良好的電及與第4端子 構们上㈣導電漆。 ^接觸’所以可以在固定 請參閱第5圖，是顯示半導體封壯— 導體封裝元件!具有半導體4二封的：面圖。半 模於樹脂之中，且第1端子2與第2-几件10係被鑄 半導體元㈣。所以，第!二 稽田禾顯不於圖中的配
200415673
線：ί ^ 2接该半導體元件10，而第2端子8也係藉由未顯 配線來電性連接該半導體元们。。第2員 ^ . 原電位、接地電位或是其他經過設定的其他 %位〇 胂名Λ V吏半導體封裝元件的球狀電極的第1端子2與第2 t 1 他構件擁有良好的電性接觸，所以可以在該等 鈿子、接觸構件上塗佈導電漆。 、I π參閱第6圖，是顯示基板的剖面圖。在基板4中，形 成貝通基板4的複數個穿孔9，然後將第4圖所示之固定構 件7的一部分插入穿孔9中。穿孔9的内側部分，設計有第4 端子5，其係位於基板4的第4主表面扑上。在位於第4主表 面4b相反側的第3主表面“上，設計有當作是複數的接合 用配線之第3端子3，該等第3端子3之間具有既定之間隔。 ^經由第一實施型態所形成之半導體裝置，固定構件7 係將基，4、半導體封裝元件丨與金屬基板6夾住。該結 ，，使得基板4、半導體封裝元件丨與金屬基板6不會脫 落，而能夠提供信賴性高的半導體裝置。 更者’因為用來固定基板4上的半導體封裝元件1與金 屬基板6的固定構件7，係電性接觸第2端子8與第4端子5， 所以固疋構件7具有當作是固定具與配線的兩個角色。因 此’本發明並不會增加構成半導體裝置的零件數。 在第一實施型態所形成之半導體裝置中，當應用於球 柵陣列封裝（ball-grid array，BGA)等的多針封裝元件 (multi-pin package)，在半導體封裝元件的上面的四個
2075-5706-PF(Nl);Jacky.ptd
200415673 五、發明說明（8) 角落配置有電源或接地端子’由於當作冷卻用的散μ (heat S1nk)的金屬基板6，以及藉由當作固 構件7而接續基板4上的接地或電源端子的第4端子5 = 可以提供安定的電源或接地電位。還有 ： 第1端子2不需要被分派作為電源或接地端子，所3 = I \子2可派作為信號線’特別是應用於消費電力大： 裝小型化’或是將更多的信號線封裝 體裝置内。 τ > 第2實施型態 ΐ:參閱第7圖，是顯示顯示用於本發 的半導體裝置中的半導體封裝元件的剖s圖貝1封^ ，係具有形成於第一主表面la上的第】端子广、= 封於衣 第-主表面lb上的第2端子8、設計於第二主表面ib上的半 導體7C件10 ’以及聯繫半導體元件1〇與第2端子8的配線 II ° 在第7圖所示之半導體封裝元件i中，配置於半導體封 裝兀件的四個角落的第2端子8所提供之電源或接地電 位]係藉由半導體封裝元件丨内部的配線丨丨而供給至半導 體元件10。第7圖所示之半導體封裝係使用覆晶（fl ip chip)方式所封裝的半導體元件。 根，本發明第二實施型態的半導體裝置 的半導體裝置相同的效果。更者，應用於 元件的四個角落出來，所以是裡面的球端子的；】疋:子3
200415673 五、發明說明（9) ::::派作為電源或接地端-、=為，號線，特別是應用於消費電=端子2可以 ί有或ί將更多的信號線封裝在同：牛的封裝 及半二了半導體封裝元件1上的電源或端置：。 涂^導體g置裡面能有好的接觸，所以飞接地^子以 二全屬：7以確保用作連接電源或接地端子盎作：：性的 半導=:能;還有，供給 :的，因而能夠達：：:1 體 === =配置於半導體封裝元们】：：。更者，經 半導體封裝元件1上的半導體元件10^ Λ子8 °封裳於 使得在封裝金屬基板6時，半導體均—化，如此 皮降低，而能夠保護半導體元件10。叉到的應力可 第3實施型態 印參閱第8圖，是顯示顯示用於二無 的半導體裝置中的半導體封果元件、X —只轭型態 元们係具有形成於第主/面^的剖面圖。半導體封裝 端子2、配置於iiLi;::的，作是球端子的第1 b〇ndlng)^；； 二、於=體封h件上的半導體元件1〇、配線於半導體封 f兀件1内部的電源或接地電位供給用之配線丨丨、接續於 元件10的信號線用導線12、供給電源或接地電位於 + ¥體X件10的導線13，以及將半導體元件1〇固定在半 體封裝7L件1上而且用來供給基板電位的晶粒座（die叩㈧ 2075-5706-PF(Nl);Jacky.ptd 第13頁 200415673 五、發明說明（ίο) 14 〇 在第8圖所示之半導體封裝元件1中，配 的第2主表面15的四個角落的第2端子8所=: ΪΪί =，係藉由半導體封裝元件1内部的電源或接 ^電位U之配線丨丨和接續半導體元件u 電位用之導線13而供給至半導體元件1〇。 蛋原次接地 根據本發明第三實施型態的半導體裝置，呈 明第一實施型態的半導體裝置相同的效果。^ /、毛 更者，應用於打線接合型半導體封裝元件時，由 ，或接地端子是設計於半導體封裝元件丨上面的四個角、 :端Ξ以ί球端子的第1端子2不需要被分派作為電源或接 以裡面的第1端子2可以分派作為信號線， =用於消費電力大的元件的封裝小型化，或是將更多寺= 化说線封裝在同一半導體裝置内。 山還1有’為了半導體封裝元件1上的電源或接地用的第2 端子8能有好的接觸，所以經由塗佈導電性的塗料，而可 、確保/、電源或接地用的第2端子$接觸之金屬基板6之間 能有很好的接點。
I 2075-5706- PF(Nl);Jacky,ptd 第14頁 200415673 圖式簡單說明 ^ Ϊ t圖疋顯示根據本發明第一實施型態的半導體裝置 白3干面圖； 示沿著第1圖中的π-π方向的剖面圖； ：頁示金屬基板的剖面圖； 顯示固定構件的剖 苐5圖疋顯示半導體封裝 ，圖是顯示基板的剖面圖·的剖面圖； -貫施型態的半導體裝置 以及 、實施型態的半導體裝置 第7圖是顯示用於本發明 中的半導體封裝元件的剖面圖 第8圖是顯示用於本發明 中的半導體封裝元件的剖面圖 [符號說明] 1〜半導體封裝元件 lb〜第二主表面； 3〜弟3端子； 4a〜第三主表 面； 4〜 5〜第4端子； 4b 6〜 6a〜第五主表 6 c〜鰭狀物； 面； 6b 7 7a〜突出部； 8〜第2端子； {〜 7t 9〜 1 〇〜半導體元件； 1 3〜導線； 12 14 a〜弟一主表面 〜第1端子； 基板； 〜第四主表面 金屬基板； 〜苐六主表面 固定構件； 〜先端部； 貫通孔/穿孔 〜導線；
2075-5706-PF(Nl);Jacky.ptd $ 15頁 200415673
2075-5706-PF(Nl);Iacky.ptd 第16頁

Claims (1)

  1. 200415673 六、申請專利範圍 1· 一種半導體裝置，包括： 一半導體封裝元件，該半導體封裝元件包含有第1主 表面、位於第}主表面之相反側的第2主表面、設計於第1 主表面上的第1端子、設計於第2主表面上的第2端子，以 及半導體元件； 一基板’該基板具有對向於該第1主表面的第3主表 面、位於該第3主表面之相反側的第4主表面、接觸該第1 端子的第3端子，以及設計於該第4主表面上的第4端子； 卜一金屬基板，該金屬基板對向於該第2主表面且與該 第2端子電性連接之第5主表面，以及位於該第5主表面之 相反側的第6主表面； 一金屬製的固定構件，該固定構件係接觸該第6主 面而用以決定該金屬基板的位置；以及 义 牙孔’係形成於該基板中而貫通基板； ^中，將該固定構件的一部分插入該 定構件的先端部與該第4端子接觸。 使違固 iit如申清專利範圍第1項所述之半導體裝置，其中1 +導體封裝元件伟霜曰刑广f + 、丄、，八T遠 件。 你復日日型（flip Chip type)半導體封裳元 半導3#^請專利範圍第1項所述之半導體裝置，其中該 體封裝』件係打線接合型（wire bonding type)半導
TW092116341A 2003-02-14 2003-06-17 Semiconductor device TWI237291B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003036931A JP4020795B2 (ja) 2003-02-14 2003-02-14 半導体装置

Publications (2)

Publication Number Publication Date
TW200415673A true TW200415673A (en) 2004-08-16
TWI237291B TWI237291B (en) 2005-08-01

Family

ID=32821076

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092116341A TWI237291B (en) 2003-02-14 2003-06-17 Semiconductor device

Country Status (6)

Country Link
US (1) US6836005B2 (zh)
JP (1) JP4020795B2 (zh)
KR (1) KR100598652B1 (zh)
CN (1) CN1316606C (zh)
DE (1) DE10334426A1 (zh)
TW (1) TWI237291B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050016087A (ko) * 2003-08-06 2005-02-21 로무 가부시키가이샤 반도체장치
US7202420B2 (en) * 2003-12-16 2007-04-10 Intel Corporation Methods to prevent mechanical flexure related BGA failure
JP2006019636A (ja) * 2004-07-05 2006-01-19 Renesas Technology Corp 半導体装置
DE102006040435B3 (de) * 2006-08-29 2008-01-31 Infineon Technologies Ag Anordnung und Verfahren zur Montage eines Leistungshalbleitermoduls
JP4972391B2 (ja) * 2006-12-13 2012-07-11 新光電気工業株式会社 シールドケース付パッケージおよびシールドケース付パッケージの製造方法
TW200828555A (en) * 2006-12-18 2008-07-01 Advanced Connection Tech Inc Package module for radio frequency identification chip
US7701054B2 (en) * 2007-02-12 2010-04-20 Infineon Technologies Ag Power semiconductor module and method for its manufacture
US7863738B2 (en) * 2007-05-16 2011-01-04 Texas Instruments Incorporated Apparatus for connecting integrated circuit chip to power and ground circuits
JP4983824B2 (ja) * 2009-02-25 2012-07-25 ブラザー工業株式会社 ヒートシンク保持部材および液体吐出装置
US9484279B2 (en) * 2010-06-02 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming EMI shielding layer with conductive material around semiconductor die

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3168901B2 (ja) * 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
JP3912445B2 (ja) 1997-11-05 2007-05-09 日立電線株式会社 半導体装置
JPH11204679A (ja) 1998-01-08 1999-07-30 Mitsubishi Electric Corp 半導体装置
US6075700A (en) * 1999-02-02 2000-06-13 Compaq Computer Corporation Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures
JP2001208626A (ja) * 2000-01-24 2001-08-03 Mitsubishi Electric Corp 半導体圧力センサ装置
US6512675B1 (en) * 2000-06-28 2003-01-28 Advanced Micro Devices, Inc. Heat sink grounded to a grounded package lid

Also Published As

Publication number Publication date
KR100598652B1 (ko) 2006-07-13
CN1316606C (zh) 2007-05-16
US6836005B2 (en) 2004-12-28
DE10334426A1 (de) 2004-09-02
JP2004247589A (ja) 2004-09-02
TWI237291B (en) 2005-08-01
CN1521841A (zh) 2004-08-18
KR20040073942A (ko) 2004-08-21
US20040159926A1 (en) 2004-08-19
JP4020795B2 (ja) 2007-12-12

Similar Documents

Publication Publication Date Title
JP4634497B2 (ja) 電力用半導体モジュール
US20140035118A1 (en) Semiconductor Module Arrangement and Method for Producing and Operating a Semiconductor Module Arrangement
JP2008091714A (ja) 半導体装置
JPH08213780A (ja) 電気部品用パッケージ
TWI413221B (zh) 電子封裝結構
CN103872036A (zh) 半导体模块及其制造方法
JP5446302B2 (ja) 放熱板とモジュール
TW200415673A (en) Semiconductor device
JP6043049B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP2017123360A (ja) 半導体モジュール
TW200524137A (en) Semiconductor apparatus
TW200527617A (en) Electronic part mounting substrate, electronic part, and semiconductor device
JP2013183038A (ja) 半導体装置
CN110933900B (zh) 电气设备和散热器
JP2014120592A (ja) パワーモジュール
JP4715283B2 (ja) 電力変換装置及びその製造方法
US10251256B2 (en) Heat dissipating structure
KR20030063178A (ko) 전기 장치
KR20220029128A (ko) 반도체 패키지
JP2009164511A (ja) 半導体装置およびその製造方法
JPH09102685A (ja) 電子装置の放熱構造
JP2564645Y2 (ja) 発熱部品を有する混成集積回路装置
CN214672591U (zh) 一种功率器件封装结构
JPH113955A (ja) 半導体チップ搭載ボード
CN213601858U (zh) 一种芯片电极焊接互联密集型封装结构

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees