TW200414369A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
TW200414369A
TW200414369A TW092118877A TW92118877A TW200414369A TW 200414369 A TW200414369 A TW 200414369A TW 092118877 A TW092118877 A TW 092118877A TW 92118877 A TW92118877 A TW 92118877A TW 200414369 A TW200414369 A TW 200414369A
Authority
TW
Taiwan
Prior art keywords
film
oxide film
temperature
gate
oxide
Prior art date
Application number
TW092118877A
Other languages
English (en)
Other versions
TWI233650B (en
Inventor
Seung-Cheol Lee
Sang-Wook Park
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200414369A publication Critical patent/TW200414369A/zh
Application granted granted Critical
Publication of TWI233650B publication Critical patent/TWI233650B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

200414369 玖、發明說明： 【發明所屬之技術領域】 本發明是有關於一種製造半導體裝置的方法，尤其是藉 P止已έ在卩同離層氧化物薄膜内的氫被相互擴散到穿隧氧 化物薄月旲内的此一現象’而製造出能阻止穿隧氧化物薄膜 内《電何損失以及改善快閃記憶體裝置保存特性之半導體 裝置的方法。 【先前技術】 决閃m裝置的保存特性對於快閃記憶體裝置的可靠 度特性具有很重要的影響力。快閃記憶體裝置内隔離層所 使用到的材料包括使用SiH2Cl2(二氯石夕甲燒；dcs)的高溫氧 化物(HT0)，而且是用卿2來當作源氣體。亦即，氫是 依據底下的反應方程式1，在F尉 & 在離層虱化薄膜内被捕捉到。 [反應方程式1]
SiH2Cl2(DCS) + 02->Si〇2 + H2 + Cl 而且’隨著在高溫爐中進行一段長時間的退火處理，可 =輕易的讓氨相互擴散開。亦即，隨著使用卿叫⑽） 氧化物（HTO)當作隔離層的材料，讓包含在〜職 乳眼内的氫被包含在隔離層氧 、p ^ 9 ^ K ^專扠内。因此，隨著高溫 t火處理的進行，留在隔離層氧 到穿隨氧化物薄膜内。1此’^錢内的氣會相互擴散 , 此牙陡氧化物薄膜内所存在的 虱離子會形成Sl-H鍵結。在程式 ^ ^ β除挺作時，雷早姑嗜 氣離子中和掉。結果，發生電荷 土兒何相失。該電荷損 快閃記憶體裝置的保存特性變差。 〃"成 86414 200414369 Q此，本發明設法避免掉因相關技術之限制以及缺點所 引起的一個或多個問題。 【發明内容】 本發明的目的在於提供一種製造半導體裝置的方法，藉 阻止包含在隔離層氧化物薄膜内的氫被相互擴散到穿隧氧 化物薄膜内的此一現象，而能阻止穿隧氧化物薄膜内的電 荷損失並改善快閃記憶體裝置的保存特性。 本發明的其它優點、目的以及特點都將部分的在緊接著 的坑明書中提出，並且該說明書中有一部分對於那些在檢 視底下說明後而具有純熟技術的人士來說，或是從本發明 實際經驗中學習到的人士來說，都將會變得很明顯。尤其 可以藉所書寫之說明書中以及申請專利範圍中所指出的結 構，以及所附之圖示，來實現並達成本發明的目標以及其 它優點。 ^ 為了達到這些目的以及其它優點以及依據本發明的目的 ，如同在此所具體實現並廣泛加以說明的，依據本發明提 供-種製造半導體裝置的方〉去，其特徵為，該方法包括的 步驟有：在半導體基板上形成閘極，在閘極上沉積出當作 離層用的氧化物薄膜，對該氧化物薄膜的隔離層進行非 寺万向性乾蝕刻處理，以便在該閘極的侧壁上形成隔離層 ，以及在氧氣中對該隔離層進行快速熱退火處理，以便將 包含在隔離層内朝向表面的氫隔離開。 隔離層的氧化物薄膜可以是使用二氣矽甲烷）的高 溫氧化物（HTO)。隔離層的氧化物薄膜最好是在68〇〜下 86414 200414369 沉積到厚度400〜100〇 A。 快速熱退火處理最好是在有氧氣的750〜105(rc下進行。 而且該快速熱退火處理最好是以5t: /秒的速率將溫度上升 到退火溫度，並以約3〜15 SLM的流率加入氧氣。 在本發明的另一特點中，要了解的是，本發明的上述一 般說明以及底下的詳細說明都是示範性的而且是解說性的 ，同時是要提供本發明所主張的進一步解說。 【實施方式】 現在將詳細的參考本發明的較佳實施例，其實例都在所 伴隨的圖示中顯示出來，其中相類似的參考數號是用來辨 識相同或類似的組件。如果在底下說財有提到有一薄層 是在另一薄層上，這是指有 ’而且第三薄層可以被夾在 便解釋以及清楚解釋，圖示 大。 一薄層可以立刻在另一薄層上 該二薄層之間。另外，為了方 中每個薄層尺寸的厚度都被誇 圖1至圖6是用來解釋依據本發明較佳實施例之製造半導 體裝置的方法的半導體裝置剖示圖。 參閱圖卜在半導體基板丨⑻上形成穿隨氧化物薄膜1〇2, =中還有有形成絕緣薄膜（未顯示）。然後當作浮動閉極用的 弟-多晶碎薄膜104在穿„化物薄膜1Q2上形成。上述中， 芽隨氧化物薄膜102最好是在約乃代〜9峨的溫度下形成 ^60. A，厚度。例如，可以在約7抓〜9崎的溫度下 、、亍杰、式氧化處理，然後在有氮氣（N2)且約9⑻。c〜Μ 〇它 、又下進仃2〇〜J 0分的退火處理來形成穿隧氧化物薄膜 86414 200414369 i ο2。此外’第一多晶硬薄滕】Λ 4 寻月旲104可以在約530〜6HTC的溫度 下且在約〇·1〜3 Torr的低壓下，蕻 r 猎使用SiH44Si2H6以及PH3 氣體的LP-CVD(低壓-化學氣相、、主 予乳稍，儿和）万法，形成約700〜2000 A的厚度。 接著’在第一多晶矽薄膜104上形成介電質薄膜1〇6。可 以使用〇仰絕緣薄膜來形成該介電質薄膜1G6，比如依序堆 疊出氧化物薄膜、氮切薄膜以及氧化物薄膜之結構的絕 緣薄膜。可以使用SiH2Cl2(二氯$ ms)的高溫氧化物 (HT0)而且用HW來當作源氣體’來形成介電質薄膜I%的氧 化物薄膜。介電質薄膜1〇6的氮化物薄膜可以使用冊3以及 SiH2Cl2氣體當作反應氣體，在約Q.卜3 τ㈣的低塵下且溫度 約650〜800 C ’以LP-CVD法來形成。最好是形成厚度約 13 0〜160 Α的介電質薄膜1〇6。 用來當作控制閘極的第二多晶矽薄膜1〇8以及矽化物薄膜 no，依序在介電質薄膜106上形成。最好是在溫度約53〇它 610 C且壓力約〇·2〜〇·5 Torr下，形成厚度約5〇〇〜1〇〇〇 a的第 二多晶矽薄膜108。此時，摻雜多晶矽薄膜以及未摻雜非晶 貝矽薄膜可以當作第二多晶矽薄膜1〇8。使用矽化鎢（wsi) 薄膜形成厚度約70〇〜15〇〇 A的矽化物薄膜11〇。可以在 與430 C之間的溫度以及在壓力約〇·2〜〇·5 T〇rr下，使用約2·9 seem 的 SiH4(單矽甲烷；MS)4 SiH2Ci2(二氯矽甲烷；DCS) 以及約3·4 seem的WF6，形成是矽化物薄膜11()的矽化鎢 (WSi)薄膜。 參閱圖2與圖3，進行閘極圖案處理。亦即，使用光罩112 86414.doc 200414369 對矽化物薄膜11 0、第二多晶矽薄膜丨〇8、介電質薄膜1 06 與第一多晶矽薄膜104定義出圖案，藉以形成控制閑極。 轉到圖4,當作隔離層的氧化物薄膜114被沉積到整個表面 上。最好是使用Sii^ClK二氯矽甲烷；DCS)的高溫氧化物 (HTO)薄膜來當作隔離層用的氧化物薄膜丨丨4。此外，當作 隔離層的氧化物薄膜114最好是在溫度約68〇〜73〇t：T，沉 積到厚度約400〜1000 A。 參閱圖5，藉非等方向性乾蝕刻處理，在閘極的側壁上形 成隔離層114。 參閱圖6,為了降低隔離層氧化物薄膜114中所包含的氫， 所以要在氧氣下進行快速熱退火丨16處理。該快速熱退火丨16 處理疋在約750〜1050C的溫度下進行。在該快速熱退火116 處理中’溫度是以約5。(〕/秒的速率上升到退火溫度。此時， 在該快速熱退火116處理中，以3〜15 SLM的流率注入氧氣。 藉快速熱退火116處理形成H-0鍵，並且從隔離層氧化物薄 膜114的表面隔離開氫離子。結果，氫會從隔離層氧化物薄 膜114向外擴散出去。這是一種由氫離子被氧氣清除掉之效 應所產生的現象。該清除效應是發生在H_Si鍵結能量為 2.3 eV，H-0鍵結能量為3 ·7 eV且H_〇鍵在熱化學的觀點來看 是很穩定的情形下。亦即，隨著氫與氧的鍵結能量大於氫 與石夕的鍵結能量，會發生氫從表面上被隔離開的效應。既 然氫-氧的鍵結能量大於氫與矽的鍵結能量，所以會發生氯 離子從隔離層氧化物薄膜的表面上被隔離開的現象。隨著 氫離子在退火時持續的在表面上被隔離開，它門會向外擴 86414.doc -10- 200414369 散開。因此’隨著隔離層114内不包含氫，氫離子被擴散到 芽隨氧化物薄膜102内的情形便不會發生，雖然要進行後續 :退火處理。由於這種原因，隨著穿隧氧化物薄膜1〇2的薄 膜品質的改善，讓快閃記憶體裝置的程式化與清除特性以 及保持特性都能獲得改善。 同寺卩过著丨夬速熱退火1 1 6在隔離層氧化物薄膜1 1 4形成後 進行，讓閘極薄片電阻（Rs)可以降低。而且，隨著快速熱退 火11 6比起高溫爐退火具有較短的處理時間，可以控制矽化 薄膜1 1 0的晶粒成長。 後續處理是與快閃記憶體裝置的一般處理相同。因此， 為了簡化起見，對於它門的解說便省略掉。 雖然，快閃記憶體裝置的特定實施例已經在上述說明中 做了說明，但是熟知該技術領域的人士將會了解到，本發 月可以應用到在閘極側壁上形成的隔離層，比如DRAM。 圖7是顯示出隔離層氧化物薄膜内氫離子數量視溫度而 定的曲線圖。 在圖7中，‘a’是指依據本發明在隔離層氧化物薄膜形成後 並不進行快速熱退火處理時的氫離子的數量，而‘b，是指依 據本發明在隔離層氧化物薄膜形成後進行快速熱退火處理 時的氫離子的數量。 從圖7中可以看出來，與不進行快速熱退火處理時的情形 比較起來，如果是在隔離層氧化物薄膜形成後進行快速熱 退火處理，則氫離子的數量會突然降低。 如上所述，依據本發明，在使用SiH2C1K二氯矽甲烷；DCS) 86414 200414369 的高溫氧化物（HTO)薄膜而在閘極侧壁卜犯山 广 土上形成隔離層後，在 氧（〇2)氣下進行快速熱退火處理。由於這 . 至你因，隔離層氣 化物薄膜内所存在的氫會朝隔離層氧 生仏秘r 仍'辱騃的表面而被 μ除掉’而且在該表面上被清除掉的氫會擴散到外面。因 此’包含在離層氧化物薄膜内的氯不會擴散到穿隨氧化物 薄膜内，因此穿隧氧化物薄膜的薄膜品質會獲得改盖。处 果，本發明具有新的效應，可以改善快閃記=裝^= 式化與清除特性，並讓快閃記憶體裝置的保持特性能獲得 改善。 又、 前述的實施例只是示範性的，並不是要用來限制本發明 。本發明所教導的可以立即應用到其它型式的裝置。本發 月的β月是s作解忒性的，而不是用來限制所主張的範圍 。許多其它方式、改變與變動對於熟知該技術領域的人士 來况都疋很明顯的。 【圖示簡單說明】 ，結合伴隨的圖示 、特點以及優點都 從以上本發明較佳實施例的詳細說明 ，將讓本發明的上述目的以及其它目的 變得更為明顯，其中： 圖1至圖6是用來解釋依據本發明較佳實施例之製造半導 體裝置的方法的半導體裝置剖示圖；以及 圖7是顯示出隔離層氧化物薄膜内氫離子數量視溫度而 定的曲線圖。 【圖式代表符號說明】 100 半導體基板 86414 200414369 102 穿隧氧化物薄膜 104 浮動閘極 106 介電質薄膜 108 控制閘極 110 矽化物薄膜 114 隔離層 116 快速熱退火
86414

Claims (1)

  1. 200414369 拾、申請專利範圍： 1. 一種製造半導體裝置的方法 在半導體基板上形成閘極 其包括的步驟有： 在孩閘極上’沉積出t作隔離層用的氧化物薄膜； 對該氧化物薄膜的隔離層進行非等方向性乾蝕刻處 理’以便在該閘極的側壁上形成隔離層；以及 在氧氣中對該隔離層進行快速熱退火處理，以便將包 含在隔離層内朝向表面的氫隔離開。 2.如申請專利㈣第巧之方法，其中該當作隔離層用的 乳化物薄腰是使用SiH2Cl2(二氯梦〒垸）的高溫氧化物 (HTO)薄膜。 3·如申請專利範圍第1項之方法，其中該當作隔離層用的 氧化物薄膜是在溫度約68〇〜73〇艺下沉積到厚度約 400〜1000 A 。 4 ·如申w專利範圍第1項之方法，其中該快速熱退火是在 溫度約750〜1050 °c下且在氧氣中進行。 5 ·如申請專利範圍第1項之方法，其中該快速熱退火是在 溫度以約5°C /秒的速率上升到退火溫度，且以3〜15 SLm 的流率注入氧氣來進行。 6·如申請專利範圍第1項之方法，其中該形成閘極的步驟 所包括的步驟有： 在違半導體基板上形成一穿隱氧化物薄膜； 在該穿隧氧化物薄膜上，沉積出當作浮動閘極用的導 電性薄膜，並且對該導電性薄膜定義出圖案，以便形成 86414 200414369 一浮動閘極； 在該半導體基板上，沉積出一介電質薄膜以及一當作 控制閘極的導電性薄膜；以及 對該當作控制閘極的導電性薄膜、該介電質薄膜以及 當作浮動閘極的導電性薄膜定義出圖案。 86414
TW092118877A 2002-12-27 2003-07-10 Method of manufacturing semiconductor device TWI233650B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085509A KR100482751B1 (ko) 2002-12-27 2002-12-27 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
TW200414369A true TW200414369A (en) 2004-08-01
TWI233650B TWI233650B (en) 2005-06-01

Family

ID=36501796

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092118877A TWI233650B (en) 2002-12-27 2003-07-10 Method of manufacturing semiconductor device

Country Status (4)

Country Link
US (1) US6913976B2 (zh)
JP (1) JP2004214608A (zh)
KR (1) KR100482751B1 (zh)
TW (1) TWI233650B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733242B1 (ko) * 2004-05-19 2007-06-27 삼성전기주식회사 측면 밀봉부재가 형성된 ｍｅｍｓ 패키지 및 그 제조 방법
JP2006060138A (ja) 2004-08-23 2006-03-02 Toshiba Corp 半導体集積回路装置
KR101107227B1 (ko) * 2004-11-26 2012-01-25 매그나칩 반도체 유한회사 반도체 소자의 형성 방법
KR100755367B1 (ko) * 2005-06-08 2007-09-04 삼성전자주식회사 실린더형 게이트를 갖는 나노-라인 반도체 소자 및 그제조방법
US7790561B2 (en) * 2005-07-01 2010-09-07 Texas Instruments Incorporated Gate sidewall spacer and method of manufacture therefor
JP2007049000A (ja) * 2005-08-11 2007-02-22 Renesas Technology Corp 半導体集積回路装置およびその製造方法
KR100815968B1 (ko) * 2007-05-17 2008-03-24 주식회사 동부하이텍 반도체 소자 제조 방법
KR101442238B1 (ko) 2007-07-26 2014-09-23 주식회사 풍산마이크로텍 고압 산소 열처리를 통한 반도체 소자의 제조방법
JP2009049441A (ja) * 2008-12-02 2009-03-05 Toshiba Corp 半導体集積回路装置の製造方法
US7994070B1 (en) 2010-09-30 2011-08-09 Tokyo Electron Limited Low-temperature dielectric film formation by chemical vapor deposition
US20160172200A1 (en) * 2014-12-15 2016-06-16 United Microelectronics Corp. Method for fabricating non-volatile memory device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872387A (en) * 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
KR100219416B1 (ko) 1996-06-27 1999-09-01 윤종용 반도체장치 제조방법
US6121138A (en) * 1998-04-28 2000-09-19 Advanced Micro Devices, Inc. Collimated deposition of titanium onto a substantially vertical nitride spacer sidewall to prevent silicide bridging
KR100466194B1 (ko) * 2002-07-18 2005-01-13 주식회사 하이닉스반도체 플래시 메모리 제조방법

Also Published As

Publication number Publication date
KR100482751B1 (ko) 2005-04-14
JP2004214608A (ja) 2004-07-29
TWI233650B (en) 2005-06-01
US20040127005A1 (en) 2004-07-01
US6913976B2 (en) 2005-07-05
KR20040058987A (ko) 2004-07-05

Similar Documents

Publication Publication Date Title
JP5416936B2 (ja) 半導体装置およびその製造方法
JP5032056B2 (ja) 不揮発性半導体メモリ装置の製造方法
TW561513B (en) Semiconductor device and method of manufacturing the same
CN103646962B (zh) 非易失性半导体存储器件
TWI609480B (zh) Non-volatile semiconductor memory and non-volatile semiconductor memory manufacturing method
JP4296128B2 (ja) 不揮発性半導体メモリ装置及びその製造方法
US8993400B1 (en) Deuterated film encapsulation of nonvolatile charge trap memory device
TW200522278A (en) Method for manufacturing flash memory device
JP2008515190A (ja) 金属ゲート電極半導体デバイス
US20080169501A1 (en) Flash memory device with hybrid structure charge trap layer and method of manufacturing same
JP4357526B2 (ja) 不揮発性半導体メモリ装置およびその製造方法
US8486828B2 (en) Semiconductor device manufacturing method
JP2010245345A (ja) 不揮発性半導体メモリ及びその製造方法
JP2009231373A (ja) 不揮発性半導体記憶装置
TW200414369A (en) Method of manufacturing semiconductor device
TW200426904A (en) Semiconductor device and the manufacturing method thereof
CN106257620B (zh) 一种半导体器件及其制造方法、电子装置
KR101107398B1 (ko) 반도체 장치 및 그 제조 방법
TWI272698B (en) Method of fabricating flash memory device
JP2008244108A (ja) 半導体装置および半導体装置の製造方法
JP2009253259A (ja) 不揮発性半導体記憶装置及びその製造方法
TWI822805B (zh) 半導體元件及其製造方法
KR20100050910A (ko) 반도체 소자의 제조 방법
US9196493B2 (en) Semiconductor device and method of manufacturing thereof
JP2007173762A (ja) フラッシュメモリ素子の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees