TW200409348A - A method and system for erasing a nitride memory device - Google Patents

Description

200409348 玖、發明說明： 【發明所屬之技術領域】 本發明係有關半導體裂置之領域。更具體而 明的各實施例係有關一種抹除記憶裝置之方法及系統/ 【先鈾技術】 快閃έ己憶體是一種可;^1 h KAl 樘了歿寫的電子圯憶體媒體，且 電子記憶體媒體在沒有電力咕鉍沾卜主形T y 種 $包刀消耗的情形下仍可保存其 谷。快閃記憶體裝置通常具有 中八啕Ιϋ禹主次寫入週期的 使用壽命。與可抹除單一位元組的動態隨機存取記” (Dynamic Random Access Mem〇ry ;簡稱 dram)裝置及, 態機存取記憶體（Static Rand〇m Access Mem〇ry ;簡稱月 SR AM)裝置不同，通常传以闵中 户 一 、币加以固疋的多位兀區塊或區段為單 位而抹除及寫入快閃記传㈣姑罢 147 BB ^ 1j肢裝置。快閃記憶體技術係由可 在原位置進行抹除的電氣可抹除可程式唯讀記憶體 (Electrically Erasable Programmable Read Only Memory ； • 簡物EEPROM)晶片技術進展而來。快閃記憶體具有較低的 成本及較高的元件密度，此即意指快閃記憶體裝置的每一 單位面積.可存放更多的資料。此種新的EEPr〇m類型已發 展成一種結合了可抹除可程式唯讀記憶體（Erasable

Prograininable Read Only Memory ;簡稱 EPROM)的高元件 岔度及EEPROM的可以電氣抹除這兩項優點之重要的非 揮發性記憶體。 厂· 係以一種將單一位元的資訊儲存在每一記憶單元的記 憶單元結構來建構傳統的快閃記憶體裝置。第]圖是一例 92402 200409348 示快閃記憶體裝置的橫斷面圖。記憶裝置（丨〇〇)包含一金屬 氧化物半導體（Metal Oxide Semiconductor ;簡稱 MOS)電 晶體結構，該結構具有在一基材（丨丨〇)中之一源極（丨〇丨）、一 汲極（102)、及一通道區（103)、以及在該通道（1〇3)之上的 堆豐式閘極結構（104)。該堆疊式閘極（丨〇4)可進一步包含在 基材（110)的表面上形成之一薄閘極介質層（1〇5)(有時被稱 為隨道氧化物層）。堆疊式閘極（1〇4)亦包含在隧道氧化物 (105)之上的一多晶石夕浮接閘極（1()6)、及在浮接閘極（1〇6) 之上的一多晶矽間介質層（107)。多晶矽間介質層（107)通常 疋諸如具有兩個氧化物層及夾在這兩個氧化物層之間的一 氮化物層之氧化物-氮化物—氧化物（〇xide_Nitride-〇xide ; 簡稱ΟΝΟ)層等的多層絕緣體。最後，一多晶矽控制閘極 (1〇8)係位於該多晶矽間介質層（1〇7)之上。 一共同的字線以典型的n〇r組態將控制閘極（1〇8) 耦合到一列的此種記憶單元。此外，係由一共同的位元線 將行的汲極區（1 〇2)耦合在一起。當將一電壓施加到控制 閘極（108)時，在通道（1 03)中形成了 一電場，且可在源極 (1 01)與汲極（丨02)之間傳導電流。每一記憶單元的源極（1 〇 1) 通常是耦合到一共同的源極端。在作業中，係利用周圍的 解碼器及控制電路而經由個別的位元線及字線定址到個別 的快閃記憶單元，以便燒錄（寫人）、讀取、或抹除該記情 單元。 〜 通常，係將一高正電壓施加到控制閘極（丨〇8)，將源極 (]〇 ])耦合到接地點，並將汲極（]〇2)耦合到一正電壓，而以 92402 200409348 ‘‘通道熱電子注入，，法燒錄此種單— 記憶單元。跨越通道區兩端 ：$;閘極快閃 叩而而所形成之高電場會使雷早6 汲極區加速推進，並將足夠 σ 访笙+ n 〕恥里鈿加到该等電子，而使 : ' 熱電子。該等熱電子散射（例如，藉由通道區 中之基材的雜質或基材晶格結構)，且由控制閘極正電舞所 建立的垂直電場而使之改向朝向浮接問極。如果該等；子

有足夠的能量’則該等電子可穿隧通過閘極氧化物(1〇5) 而進入浮接閘極（1G6)，且被困限在浮㈣極（1G6)中。此種 現象，變了記憶單元（1GG)的臨界電I Vt，並因而改變了 記憶單元（1 0〇)的通道電導。 為了要抹除一典型的單一位元堆疊式閘極快閃記憶單 元，將-電壓（例如10至12伏）施加到源極（101)，並將控 制閘極（1 08)保持在負電位，且可讓沒極⑽）浮接。在這些 條件下，在隨道氧化物（1G5)兩端且於浮㈣極⑽）與源極 (101)之間產纟了 一電場。原先被困限在浮接閘極(1〇6)中的 電子朝向浮接閘極（106)中在源極區（101)之上的部分流 動，並群集在該部分中。該等電子然後自浮接閘極（106) 離開，並在F0W】er-N〇rdheim穿隧效應下經由隧道氧化物 (105)而進入源極區（101)。當自浮接閘極（1〇6)移開該等電 子時，即抹除了記憶單元（1 00)。 最近，已導入了可將兩位元的資訊儲存在單一記憶裝 置的兩個獨立的記憶單元之氮化物唯讀記憶體（Nitride Read 〇n]y Memory ;簡稱NR〇M)裝置（也被稱為雙位元快 閃記憶體）。該NROM裝置使两所謂的虛擬接地架構，其 92402 8 200409348 中該裳置中的一個記憶單元之源極係用來作為另一記憶單 元之A極。第2圖7TF出-例不的先前技術氮化物唯讀記憶 農置（200)。|己憶裝置（200)包含—氮化石夕層（2〇1)，該氮化 矽層（201)係配置在一上二氧化矽層（2〇2)與一下二氧化矽 層（203)之間，而該等三層構成_ 〇购層（2()4)。—多晶石夕 層（205)係設於該0N0層（2〇4)之上，且係用來作為記憶裝 置(200)的字線。第一位元線(2〇6)及第二位元線(2〇7)係設 方' ΟΝΟ層（204)之下。6己憶裝置（2〇〇)位於p型基材（期） 上’且係利用- Ν+植入物構成位元線(2〇6)及(2〇7)的導電 部分’因當將偏麼施加到該等位元線時’跨越該ρ型 基材(208)形成了 一通道(2〇9)。記憶裝置(2〇〇)是單一的電 晶體，該電晶體具有利用位元線(2〇6)及(2〇7)形成的可交換 之源極及㈣成分，且閘極係形成為—多㈣字線（205) 的一部分。 ;化夕層(20 1 )形成一電荷困限層。係將適當的電壓施 加到用來作為沒極端的其中—條位元線，並將適當的電辦 施加到閘極（例如多晶石夕層⑽）），且將用來作為源極端的 位元線接地，而完成斜一 士卜立wo 一 , 、 圯彳思早兀的燒錄。該電壓沿著通 道（209)而產生電場，而接兩 ,,s /0Λ 屯子加速，亚自基材層（208)跳進 （），而此種現象被稱為熱電子注入（hot ^雇㈤㈣岭因為該等電子在沒極上得到大部分的 月b里’所以該等電早分m阳士 破困限在且保持儲存在氮化 的接近〇N〇/位元線接面。因為氮切層久) 所以可使第—電荷注八氮切層⑽）中接近位元線（2〇6) 92402 9 200409348 及ΟΝΟ層剛的接面處，且該第一電荷被儲存 ⑽):！樣地’可注入第二電荷，且該第二電荷可以與該 弟②何〆刀#之方式被儲存在氮化石夕層（2〇1)中接近 線（207)及（^〇層（204)的接面處， 右位元(211)。 …電何被儲存為 」，1讓沒極及源極

相互交換。因此，當燒錄左位元⑽丨時mm 來作為汲極端’且位元線（207)可用來作為源極端。同樣 地，當燒錄右位元（211)時，位元線⑽）可用來作為汲= 端，且位元線（206)可用來作為源極端。 氮化物唯讀記憶裝置（200)的抹除涉及一穿隧增強式 熱電洞（TUnneling Enhanced Hot H〇le ;簡稱 ΤΕ_曰注二程 序，其:電洞被注入儲存有電荷的氮化物層區域。例如^ 將一負高電壓施加到控制閘極（例如多晶矽層（205乃，並將 一正高電壓施加到位元線（206)及（207)的其中之一或兩 者，因而將造成電洞進入氮化石夕層（201)，並在氮化石夕層 (20 1)中與所儲存的電子復合。然而，熱電洞注入可能損及 氧化物層（203)，尤其是在重複的燒錄/抹除週期之後，可 能會損及ΟΝΟ層（204)與位元線（206)及（207)的接面區。 此外，很難準確地控制電子及電洞注入氮化物層（2〇1) 中之位置。通常認為一儲存位元（例如左位元（2 1 〇))的電子 將沿著位元線/〇Ν〇界面的邊緣而集中，這是因為該等㊉ 子在汲極（例如，第2圖所示之位元線（2〇6))上得到大部分 的能量。然而，無法明確地知道當電洞被注入氮化矽層 92402 200409348 日寸4等電洞的最大濃度將發生在何處。理相μ ^冲 分佑降 心上，該等濃度 月形應同-地重疊，以便將氮化物層中電子與電洞的 ::最大化。實際上，該等電荷並未同一地重疊，且殘餘 兔子電荷積聚在氮化物層（201)中介於左位元（21〇)與右 位凡Ull)間之區域。 〆、 第3圖示出一先前技術氮化物唯讀記憶 命、 、衣直甲之電子 %洞的—例示分佈。電子分佈（3G1)示出電子在氮化物層 (201)内的濃度分佈曲線。電洞分佈(302)示出電洞在氮化： 層(201)内的濃度分佈曲線。如第3圖所示，電子的分佈係 集中在位元線/ 〇 Ν Ο接面（例如左位元（2〗〇 ))附近。然而， 电洞分佈（302)的濃度分佈曲線並未與電子分佈（3〇ι)的濃 度分佈曲線重疊。此種情形將造成：氮化物層⑽）的通道 區内之一區域（303)中具有較大的電洞濃度分佈曲線，且第 二區域（304)中具有較大的電子濃度分佈曲線。因此，最終 的結果將是在該通道區内積聚了殘餘的電荷。 因此，抹除氮化物唯讀記憶裝置的先前技術方法無法 有效地自氮化物層的通道區移除電荷。此外，抹除氮化物 唯讀記憶裝置的先前技術方法(例如穿隧增強式熱電洞注 入)可能在實體上損及記憶裳置的氧化物層。 【發明内容】 因此，目前雲盈_ ^ 要一種用來抹除諸如快閃記憶裝置等的 氮化物唯讀記憶裝置之方 心乃居及乐統，且該方法及系統可減 少熱電洞注入對氧化物声 奶居所造成的損傷。在滿足上述需求 的同時’也需要接供一一 ’、 種^更有效地移除氮化物層的通道 92402 200409348 區中之K釦电荷的抹除氮化物唯讀記憶裝置之方法及系 統。在滿足上述需求的同時，也需要提供一種可與現有的 半導體製程及設備相容的抹除氮化物唯讀記憶裝置之方法 及系統。 本發明是一種抹除氮化物唯讀記憶裝置之方法及系 統。在本發明的—實施例中，在半導體基材中形成-隔離

的Ρ型井。在該隔離的ρ型井中形成複數個Ν型雜質集中 區’並在兩個Ν型雜質集中區之間製造一氮化物唯讀記憔 裝置。最後，冑一電氣接點耦合到該隔離的ρ型井。 【實施方式】 δ 月 一 。Ν戶、^ η ,咏寻頁苑例的例子 係示於各附圖。雖然將參昭 …、、'卜列的戶、施例而說明本發明， 但是我們當了解，該等實旖你 声' e例之用思並非只將本發明限制 在主：些實施例。相反地本發明將涵蓋可包含在最後的申 '專利範圍所界定的本發明的精神及範圍内之各種替代、 修改、及等效物。此外， 在本％明的下列詳細說明中， 及了 ό午多特定的細節，以债 便月匕磁底了解本發明。然而，盔 須廷些特定的細節即可實施本 …、 ” 4知月曰]貝知例。在其他的情 乂中，亚未詳述習知的方法、序、 h ^ ，且仵 及電路，Π ;瑰 免非必要地模糊了本發明的各目的。 在本發明的實施例中，係在一半導 離的ρ型井，並在該隔離的p型井之…才中t成-隔 r 里井之上且於兩個源極/汲 極區之間製造一 NR〇m /及 ± , 丁亦將—額外的電氣接

祸合到該P型井。當抹除該記憶裝置時，传将AP J 加科一分開的較 92402 12 咼％ (例如2 〇伏）施加於該 接點 。己L、早兀的控制閘極與該電氣 ••”間。例如，在一實施例中，係將一 印惜g ;上A 貝1 0伏方也加到該 。己U .早TL的控制閘極，並 該隔離的p型井在整個计… 加到該電氣接點。 種方m 早兀之下傳導該正10伏，此 種方式有助於抹除該記情 插 〜早的通逗區中之殘餘電荷。此 種方法優於抹除NR〇M裝 U 置的先刚技術方法之處在於·蔣 抹除電壓導向0N0/位元線 ， 主 牧® 便用本發明的實施例 4 ’可在無須對記憶體陣列的 改變之卩h U ± 彳了^本的設計 ’“下，將一較高的抹除電壓施加到記憶裝 :卜’本發明的實施例並不依賴以熱電洞注入法自_記 W凡的氮化物層移除電荷，而是替代性地利用_ F—er

Nordheimf隨抹除機制自氮化物層移除電荷。此種方式可 =裝置的使用壽命’這是因為熱電洞注入可能損及記憶 單兀的某些。fw刀。可將本發明的實施例用於同時抹除— NROM記憶裝置中儲存的兩個位元之區段可燒錄快閃記佾 體陣列。 。 第4圖是製造根據本發明的實施例的氮化物唯讀記憶 扁置的方法之/瓜私圖。現在請參閱方法（4〇〇)的步驟（4 I 〇)、 及第5ASI ’在一半導體基材中形成一隔離的p型井。在 本發明的實施例中’係在半導體基材(52〇)中形成一 p型井 (510)。在-實施例中’基材（52〇)是一輕度摻雜的p型基 持。在本發明的實施例中，p型井（5丨〇)可具有比基材（52〇) 略微高的撞雜濃度’且係由深N型井（53〇)及側井（54〇)將p 型井（510)在電氣上與基材（52〇)隔離。 92402 200409348 -在-實施例中，先沈積—可提供與基材（52q)間之垂直 隔離的冰N型井（530) ’而完成該隔離的p型井之製造。 在一實施例中，可先使用諸如鱗等的N型雜質摻雜基二 (520)。在將鱗驅進/退火到範圍為斗至$微米的深度之 後，即可在深N型井（53〇)之上的區域中將基材⑽于p 型推雜。例如，可執行一㈣子植入，以便在深N型井（叫 之上的基材（52G)之區域中產生p型井（別）。可執行第二 =進/退火步驟，以便將硼離子植入範圍為2至3微米的 冰度。雖然本發明述及這些特定的材料及製程參數，但是 本發明也極適於將各種材料及參數用於形成P型井 (510) 〇 在本發明的實施例中，側井（54〇)是沈積在p型井（別） 周圍區域的N型井，用以提供橫向的電氣隔離。雖然第μ 圖在Ρ型井（5 10)的兩側示出示出側井（54〇)，但是我們者 了解：在本發明的實施射，側井⑽）係延伸^型田 =圍^本發明的-實施例中，係在一後續的光罩及沈 ^中產生側井（540)。然而，第5A圖中示出了側井 (54〇)，以便更清楚地界^ 隔離的p型井。在本發明的實 施例中’係使用諸如填等的材料來製造側井⑽）。在本發 :的t施例中，側井（540)可包含用來圍繞P型井⑴0)且 β ί、^向電氣隔離的複數個N型井。 …在方法（400)的步驟（42〇)中，在該隔離的p型井中形 成複數個本發明N型雜f集中區。現在請參閱第⑼圖， 在P型井(5]。)中形成了雜質集中區(55。)及(555)。在一實 92402 14 200409348 施例中，植人或擴料，以便在p型井（51G)内形成n型雜 貝集中區（550)及（555)。在本發明的實施例中，雜質集中區 (55 0)將一行類似的氮化物唯讀記憶單元耦合到一位元 線，且雜質集中區（555)將同一行的記憶單元耦合到第二位 元線。 在方法（400)的步驟（43〇)中，係在該隔離的p型井之 上製造一氮化物唯讀記憶單元。現在請參閱第5c圖，在p 型井（5 1 0)之上製造_氮化物記憶單元（56())。在本發明的實 施例中，記憶單元（560)包含配置在一多晶矽層（58〇)之下^ 氧化物氮化物氧化物（0N0)層（57〇)。在本發明的實施例 中〇N〇層包含上氧化物層（5 71)、氮化物層（572)、及下 氧化物層（573)。在氮化物層（572)中，係將兩位元的資料儲 存在由通道區（576)隔離之區域（574)及（575)。將多晶矽層 (580)用來作為記憶裝置（5〇〇)的控制閘極。在本發明的實^ ^中，一字線將多晶石夕層（580)耦合到一列類似的氮化物唯 頃記憶單元。此外，在本發明的實施例中，上氧化物層（5川 可用來在抹除作業中避免電子流出。例如，上氧化物層（571) 可具有比下氧化物層（573)稍微高的介電常數。 ★在方法（4〇〇)的步驟（440)中，將一電氣接點耦合到該隔 離的Ρ型井。現在請參閱第5D圖，將電氣接點（59〇成合 ^型井（51〇)。於執行此步料，產生了一氮化物唯讀記 憶裝置（5〇〇)，該記憶裝置（500)包含隔離的ρ型井、位元 線（550)、氮化物唯讀記憶單元（560) '及電氣接點（59〇)。 、沒術的氮化物唯4 6己憶裝置缺少本發明的隔離的ρ型 92402 200409348 ' 井、及電氣接點（590)。在本發明的實施例中，係將該隔離 的P型井及黾氣接點（5 90)用來更有效地抹除όνο層（5 7〇) 的通道區（576)。 .第6圖是根攄本發明的實施例而抹除氮化物唯讀記憶 裝置的方法之流程圖。請再參閱第5Α圖及方法（6〇〇)的步 驟（610)，在一半導體基材中產生隔離的卩型井。在本發明 的實施例中，該隔離的Ρ型井包含一 ρ型井（51〇)，而^ ν • 型井（530)及側井（540)使該Ρ型井（5 10)在電氣上與基材 (520)隔離。 明再筝閱第5C圖及方法（6〇〇)的步驟（62〇)，在該隔離 的p型井之上製造一氮化物唯讀記憶單元。記憶單元（56〇) 配置在雜質集中區（550)與（555)之間，而可將雜質集中區 (55 0)及（55 5)用來作為氮化物唯讀記憶裝置（5〇〇)的可互換 之源極/汲極區。 請再參閱第5D圖及方法（600)的步驟（63〇)，將一電氣 ⑩接點搞合到該隔離的ρ型丼。在本發明的實施例中，:於 抹除通道區（5 76)時使用電氣接點（59〇)。 在方法（600)的步驟（64〇)中，係經由該隔離的ρ型井 而在該氮化物唯讀記憶單元與該電氣接點之間傳導一抹除 電壓。在本發明的實施例中，將一負電壓耦合到記憶裝置 的控制閘極（例如第5圖所示之多晶石夕層（58〇))^將 正兒壓施加到電氣接點（590)，而抹除記憶裝置（5〇〇卜在 7'!-5本發明的實施例中’將源極極區（550)及（5 55)接地，或 /_r ^ 、’二由P型井（5 ] 0)而自電氣接點（5 9 0)傳導該電3 92402 200409348 屡’且最後使該電壓分佑 όΑ 1思單元（560)之下。在本發明 白〕貝方也例中，當將兮姑^ 矽岸（580))及予/示違壓施加到該控制閘極（例如多晶 生了 —帝場。Μ 、 在⑽0層（5 7〇)的兩端產 J ~。在本發明的杳a 防止電子-出所、 中，因為上氧化物層(571) 井 子自虱化物層（572)吸引出朝向ρ型 以移除了通道巴U 型井（510)兩端，所 矛' 了通道Q (576)中之殘餘電荷(例如電子）。 在抹除NROM記情驴罢AA斗、， 心、置$先丽技術方法中，係將一電 Μ知加到抹除的位元之押 工制閘極及汲極。雖然該方法足以 抹除所儲存的位元，但是 亚…、法抹除氮化物層的通道區中 之殘餘：荷。因為該電慶最後是分佈在使用ρ型井⑽） 的記憶單元之下，辦以士 πα 本卷月可更有效地自氮化物層的通 道區移除殘餘電荷。 先丽技術的抹除機制有賴於熱電洞注入，而已知埶電 洞注入會對嶋化物層(例如第2圖所示之氮化物層 ())L成較大的損傷。然而，本發明的實施例採用F〇wIer_ Noi dheim牙隧效應抹除機制。因此，本發明的實施例由於 較小的氮化物層損傷而實現了較佳的裝置可靠性。 因為總抹除電壓係分開於控制閘極與隔離的p型井之 間所以可在無須大幅度重新設計記憶體陣列的周邊組件 之情形下，將一較高的抹除電壓用於本發明的實施例。為 了對NROM裝置（500)完成F〇w】er-N〇rdheim穿隧效應的抹 P’于' 而要在〇N〇層（5 70)兩端施加一較高的抹除電壓（例如 大約20伏）。若沒有隔離的p型井（5]〇)來分開該電壓，則 92402 17 200409348 將需要更複雜的周邊電㉟。在本發明的實施例中，可將該 20伏的電壓分開於控制閘極與隔離的p型井之間，因而係 將諸如_1()伏施加到控制間極（例如多晶矽層），並將+1〇伏 施加到電氣接點。 至此已w兒明了作為本發明較佳實施例的一種用來抹除 氮化物隹，貝5己裝置的方法及系統。雖然已參照特定的實 粑例而祝明了本發明’但是我們當了冑，不應將本發明視 為受限於該等實施例，而是要根據下文的中請專利範圍來 3全釋本發明。 【圖式簡單說明】 ’ 包含在本說明書且構成本說明書的一部分之附圖示出 了本么月的各貫施例，且該等附圖連同說明係用來解說本 ^月的原理。除非有特別註明，否則應將本說明中提及的 圖式理解為並非按照比例而繪製。 弟1圖是先前技術的浮接閘極記憶裝置之斷面圖。 第2圖是先前技術的氮化物唯讀記憶裝置之斷面圖。 第J圖不出先丽技術氮化物唯讀記憶裝置的電子及電 洞之一例示分佈。 立第4圖是用來製造根據本發明實施例的氮化物唯讀記 憶裝置的方法之流程圖。 ^第5A、5B、5C、及：>D圖是根據本發明實施例而製造 的氮化物唯讀記憶裝置之斷面圖。 第6圖是用來抹除根據本發明實施例的氮化物唯讀記 憶裝置的方法之流程圖。 92402 200409348 100 ' 200 記憶裝置 101 102 >及極 103、 576 110、 520 基材 104 105 閘極介質層 106 107 多晶石夕間介質層 108 201 氮化石夕層 202 203 下一氣化石夕層 204 ^ 570 205、 580 多晶秒層 206 207 第二位元線 208 210 左位元 211 301 電子分佈 302 303、 304 、574 、 575 區域 500 510 ρ型井 530 540 側井 550、 555 560 氮化物記憶單元 571 572 氮化物層 573 590 電氣接點 源極 通道區 堆疊式閘極 浮接閘極 控制閘極 上—氧化句^層 ΟΝΟ層 第一位元線 ρ型基材 右位元 電洞分佈 記憶裝置 深Ν型井 雜質集中區 上氧化物層 下氧化物層 92402 19

Claims (1)

1. 200409348 拾、申請專利範圍： 1 · 一種半導體結構，包含·· 在半導體基材（520)中形成之隔離的p型井（51〇); 在該隔離的P型井（5 1〇)中形成之複數個N型雜質 集中區（550、555); 、 > Μ在該隔離的P型井（51〇)之上製造之且配置於兩個 該等Ν型雜質集中區（55〇、555)間之氮化物記憶單元 (560);以及 耦a到該隔離的Ρ型井（510)之電氣接點（59〇)。 2· 士申明專利靶圍第i項之半導體結構，其中該隔離的ρ 型井（510)包含： ·、丄、^ 7Γ ， 配置在該深N型井（530^ μ /Λ «η , 开1)*30)之上的Ρ型井（510);以及 配置在該ρ型井, 土才卩ιυ)周圍之N型側井（54

   3·如申請專利範圍第2項之半導 牛V肢、、、口構，其中該深N型井 (53 0)疋沈積到大約4至5科半、、穴命 木度之砷植入物。 4·如申絹專利範圍第2項半 結構，其中該P型井 (5 1 0)疋沈積到大約2至3矜半、、穴 U米冰度之植入物。 5·如申請專利範圍第2項之半 甚 θ、士接不丨丄 V 構，其中該側井（540) 疋沈積到大約2至3微米深度之坤植入物。 6. —種製造非揮發性記憶裝 ._ . ^ ^ ^ 万法’包含下列步驟·· 在 半‘ ^基材（5 2 0 )中开；此H5私 ^成隔_的p型井（5 ] 〇); 在綠隔離的P型井（5】〇)中 ； 中區（550、5 55); ^成歿數個N型雜質集 92402 20 200409348 在该隔離的p型井（5 1 0)之上製造一氮化物記憶單 兀（560)，且該氮化物記憶單元（56〇)是配置於兩個該等 N型雜質集中區（55〇、555)之間；以及 將 笔氣接點（5 9 0)福合到該隔離的p型井（5 1 〇)。 如申請專利範圍第6項之方法，其中形成該隔離的p型 井（5 1 0)之該步驟包含下列步驟··產生配置在一深n型 井（530)之上的p型井（51〇)。 8·如申請專利範圍第7項之方法，其中產生該㈣型井 (530)之該步驟包含下財驟：植人㈣半導體基 材（520)中大約4至5微米的深度。 9·如申請專利範圍第7 刀忒其中產生該P型井（510 之該步驟包含下列步驟：將一 ^ 物植入到该半導體基 材（52〇)中大約2至3微米的深度。 〇·如申凊專利範圍第7項之方法， 一 并 “中形成該隔離的P型 开（5 10)之該步驟進一步包含下 周R4 /匕3下列步驟：在該P型井（510 周圍產生一側井（540)。 92402 21