TW200405468A - Method for fabricating a semiconductor device having a tapered-mesa side-wall film - Google Patents

Description

200405468 五、發明說明（1) 一、【發明所屬之技術鋇域】 本發明係關於-具有傾斜台狀側壁薄膜之半導體裝置 的製造方法，i有關於一改進在其中埋藏有互連層之層間 介質膜之結構之方法。 二、【先前技術】 在習知之半導體裝置中通 一DRAM，以減少半導體裝置佔 增加與精細製造程序有關之半 之半導體裝置具有較高的整合 水平方向之尺寸故通常具有較 連物間之距離。 常採用多層互連構造，例如 用之區域。該多層互連構造 導體裝置之整合密度。所得 f度’且因裝置具有較小的 高的縱橫比及較小之相鄰互 圖 構製程 氧化石夕 硬遮罩 13。該 氧化物 由塗敷 得到一 由使用 隨 及氧化 具有指 3A至3E顯示 之連續製造 薄膜1 0上沈 可為一氮 足夠之名虫 膜1 3上形 。該絕緣 做為遮罩 案1 4被移 遮罩I虫刻 如圖3 B所 金屬導 沈積從 及一氧 化矽薄 刻選擇 成，接 薄膜12 而被普虫 除，接 金屬導 步驟。一 積，接著 包含一絕緣薄膜1 2 絕緣薄膜1 2 薄膜1 3具有 在氧化物薄 抗光圖案1 4 抗光圖案1 4 後’抗光圖 物薄膜1 3為 定之寬度， 電層11a首先在基礎的 底層看來係連續之雙層 化矽薄膜（氧化物薄膜: 膜（氮化物薄膜）相對於 性。一抗光薄膜接著藉 著藉由在其上圖案化以 及氧化物薄膜1 3接著藉 刻以得到圖3 A之構造。 著藉由使用絕緣薄膜1 2 電層1 1 a而使位元線^ j 不 之後’如圖3 C所示，另

200405468 五、發明說明（2) 個絕緣薄膜1 5在整個表面上沈積，隨後做回蝕以得到在位 疋線11及相對應之絕緣薄膜12上之側壁薄膜丨6，如圖3D所 示。在此#刻步驟之後，一部分之氧化物薄膜丨3可能留在 絕緣薄膜1 2上，如圖3D之虛線所示。 在形成側壁薄膜1 6後，一層間介質膜1 7被沈積以整個 將位το線11、絕緣薄膜1 2及側壁薄膜1 6埋藏，如圖3E所 不。應注意缺陷或空洞在層間介質膜丨7内側壁薄膜丨6 (或 位元線11 )間形成。在位元線丨1間之距離較小的情況下及 絕緣薄膜1 2與側壁薄膜1 6具有較高的縱橫比之情況下空洞 較易產生。換言之，層間介質膜丨7之缺陷埋藏構造可能在 較小的相連側壁薄膜丨6間之距離及較大的側壁薄膜丨6之深 度之情況下發生。 雙層硬遮罩可被單層硬遮罩取代以圖案化位元線丨工。 圖4A至4F顯示使用單層硬遮罩之另一個習知技術之不同的 製程之連續之製造步驟。 金屬 矽薄膜1 0 1 2上形成 用該抗光 所示。在 使用絕緣 在絕緣薄 薄膜1 5接 以在位元 導電層1 1 上形成。 ，隨後在 薄膜做為 移除抗光 薄膜1 2做 膜12之下 著在整個 線11及絕 a及絕緣薄膜1 2被連續地在基礎之氧化 接著，一抗光薄膜藉由塗敷在絕緣薄膜 其上圖案化以形成抗光圖案1 4。藉由使 名虫刻遮罩’絕緣薄膜1 2被I虫刻，如圖4 a 圖案14之後，金屬導電層lla接著藉由 為钱刻遮罩而被圖案化以使得位元線1 1 具有指定之寬度，如圖4B所示。一絕緣 表面上沈積，如圖4 C所示，隨後做回姓 緣薄膜1 2之兩側得到側壁薄膜1 6，如圖

200405468 五、發明說明（3) 4 D所示。 在此回蝕步驟之後，在 與使用雙層硬遮罩之情況相 線所示。接著，一層間介質 12及側壁薄膜16埋藏，如β 罩之情況下，由於相鄰之側 深度，在雙層硬遮罩中所遇 造在此情況下較少發生。 在形成層間介質膜1 了之 對齊蝕刻技術中使用絕緣薄 止物而被蝕刻以形成用於接 齊接點，用於位於位元線1 i 況下，可能發生在自我對齊 短路缺陷，如圖4F所示，原 度可能造成在自我對齊蝕刻 應注意層間介質膜之缺 鄰之互連線間之空間之更精 易發生。如前所述，雙層硬 相鄰之側壁薄膜具有較大的 在另一方面，單層硬遮罩雖 進’但因減少之絕緣薄膜厚 對齊接點之接觸孔之蝕刻時 陷。 位元線1 1上之絕緣薄膜1 2具有 比較更小的厚度，如圖4 D之虛 膜1 7被沈積以整個將絕緣薄膜 3 4 E所示。在此使用單層硬遮 壁薄膜1 6間之空間具有較小的 到之層間介質膜之缺陷埋藏構 後，該層間介質膜1 7在一自我 膜1 2及側壁薄膜1 6做為飯刻停 受-^接點之接觸孔，即自我對 間之電容。在單層硬遮罩之情 接點及其中一個位元線丨丨間之 因在於不足之絕緣薄膜1 2之厚 後位元線11之表面露出。 陷埋藏構造更可能隨著降低相 細之圖案化製程之發展而更容 遮罩因為增加之縱橫比，其巾 深度，而產生缺陷埋藏構造。 然在埋藏構造本身上有些許改 度及因此在產生用於接受自我 之姓刻餘裕減少而產生短路缺 專利刊物JP-A-2 0 0 0-3 1 277中描述使用單層硬遮罩形

200405468 五 、發明說明（4) 成之埋藏構造之改良，其中埋藏之層間介質膜係在移除位 於1呂互連線上之絕緣薄膜之頂角後形成。該技術可藉由因 移除介質祺之頂角而增加之頂端附近之相鄰絕緣薄膜間之 空間而降低有效之縱橫比。然而，此技術並未解決前述之 短路缺陷的問題，原因在於減少之絕緣薄膜之厚度減少在 名虫刻自我對齊接點孔時之蝕刻餘裕。 有 供一具 線間之 雙層硬 本 含下列 上；連 第一及 域；將 使第二 第一及 二絕緣 該第三 之側壁 氧化物 依 鐘於前 有改良 接點後 遮罩以 發明在 連續之 績沈積 第二絕 該第二 絕緣薄 第二絕 薄膜及 絕緣薄薄膜； 薄膜埋 照本發 容】 述先前技 之層間介 之短路缺 圖案化互 術之問 質膜之 陷之半 連線。 題，本發明之一目的在於提 埋藏構造且防止在形成互連 導體裝置的製造方法，使用 一方面提供一種 積一金 步驟：沈 第一及第二 緣薄膜圖 絕緣薄膜 膜具有比 緣薄膜將 基礎絕緣 膜以得到 及沈積第 藏。 明之方法 絕緣 案化以 選擇性 第一絕 金屬導 薄膜上 覆蓋至 四絕緣 半導體 屬導電 薄膜在 得到實質上相同之 地從第一絕緣薄膜 緣薄膜窄之寬度； 電薄膜圖案化；在 沈積一第三絕緣薄 少該圖案化之金屬 缚膜在整個區域上 裝置的製造 薄膜於基礎 金屬導電薄 方法，包 絕緣薄膜 膜上；將 圖案化區 上姓刻以 藉由使用 第一及第 膜，回名虫 氧化薄膜 以將側壁 由於該側壁薄膜具有一傾斜台狀

第8頁 200405468

ΓΓί 頂部具有小於底部之寬⑨，故沈積 二薄膜…鄰之互連線之侧壁薄膜間之空間之縱 rf文在不減少第—絕緣薄膜之厚度之情況下可 陷在第四絕緣薄膜内產1。本發明之方法製 構造適合於具有電容接觸孔之半導體記 憶“置’该接觸孔係在自我蝕 緣薄膜及側壁薄膜為钕刻停止物而形成:％中便用弟 ，毛月之種種目的及優點可由後述之說明及圖式而更 加了解。 本么月可藉由後文中之較佳實施例之詳細描述及圖式 而更加充刀地了解’其中相似的組成元件以相似的參考符 號標示。 參考圖1 Α至1 G ’顯示依照本發明之第一實施例之半導 ^衷置之製la方法。大體上，本發明之方法使用雙層硬遮 以圖案化位元線’且在使用具有傾斜台狀構造之側壁氧 化物薄膜來保護圖案化之位元線後沈積一層間介質膜。 百先在基礎氧化物薄膜1 〇上形成一金屬導電薄膜 a ’接著在其上形成雙層硬遮罩，包含從底部視之係連 絕緣薄膜12及氧化物薄膜13。該金屬導電薄膜lla可 士 =鶴。一抗光薄膜藉由塗敷在氧化物薄膜1 3上形成，接 者f由在其上圖案化以得到一抗光圖案1 4。該絕緣薄膜1 2 及氧化物薄膜1 3接著藉由使用抗光圖案丨4做為遮罩而被蝕

200405468 五、發明說明（6)

刻，如圖1 A所示，以得到實暂L 來說，該絕緣薄膜1 2可為一氮化：二：圖案化區域。舉例 薄膜1 3具有足夠的蝕刻選擇性。/ 、，其相對於氧化物 隨後’抗光圖案14被移除 例如稀釋之氫氟酸（DHF)或緩和 / 钱刻劑， 1膜13测以除去預定之量，如圖1Β所示。在；：物 後，氧化物薄膜13具有較小的圖案化區 ' 二 :寻膜12之寬度：其後，金屬導電薄膜na藉^使J氧於化巴物彖 f膜1—3及絕緣=膜1 2做為飿刻遮罩而被*刻而圖案化，以 :到每-條之寬度都等於絕緣薄膜12之寬度之指定寬度之 位兀線1 1，如圖1 C所示。 又 接著’另-絕緣薄膜15被沈積在整個區域上，如圖1D ，不’包含氧化物薄膜13、絕緣薄膜12、位元線 匆薄膜10。得到之絕緣薄膜15覆蓋氧化物薄犯二邑 專膜12及位元線11，且具有傾斜台狀構造，其中該㈣ 基礎氧化物薄膜〗。處具有比鄰近氧化物薄膜13 Cj。該傾斜台狀構造之形狀可藉由選擇氧化物薄 整1。3之厚度、氧化物薄膜13之濕蝕刻之蝕刻時間等而調

f沈積之絕緣薄膜15之回蝕得到一側壁薄膜16，覆蓋 、、巴、、彖缚膜12及位元線11之側邊表面，如圖1E =中，一部分的氧化物薄膜1 3可能被留在絕緣薄膜1 2上。 k後，一層間介質膜1 7藉由使用高密度電漿增大CVD技術 而沈積以將絕緣薄膜12及側壁薄膜16埋入其中，如圖1F所

200405468 五、發明說明（7) --- 示。接著’一接觸孔1 8在相鄰之位元線11間藉由蝕刻層間 "貝膜1 7及基礎氧化物薄膜1 〇而形成，其係使用一自我對 齊餘刻技術，其中絕緣薄膜丨2及側壁薄膜1 6被做為飿刻停 止物’該接觸孔1 8接受一電容接點，如圖1 G所示。 7 在本實施例中，如前所述，該位元線11係使用雙層硬 遮罩，包含絕緣薄膜1 2及氧化物薄膜1 3，做為蝕刻遮^而 圖案化。在選擇性地將氧化物薄膜丨3從絕緣薄膜丨2回钱 後’絕緣薄膜1 5被沈積在整個表面且回蝕以形成用於位元 線11之側壁薄膜1 6。在此等組態中，由於使用雙層硬遮$ 而確保了位元線11上之絕緣薄膜丨2之厚度足夠，短路缺陷 極）在每一位元線1 1間及在餘刻自我對齊接點孔後形 電容接點上發生。 研 此外，由於側壁薄膜1 6具有傾斜台狀構造，在層間介 貝膜1 7内之接點孔之頂部與鄰近位元線丨丨之底部相比較 大，可防止在層間介質膜丨7沈積時產生缺陷埋藏構造以防 止「成對位元缺陷」在半導體記憶體裝置中產生。該在羽 知之半導體記憶體裝置中時常發生之成對位元缺陷為一二 用於記憶體胞元行之位元線具有較小之間距且因位於成對 之位元線間之接點而遭受短路缺陷。 參考圖2 A至2 G，顯示依照本發明之第二實施例之半 體，置之製造方法。該第二實施例與第一實施例相似，除 了氧化物薄膜1 3係在位元線1 1圖案化之後蝕刻。 +特別是，金屬導電薄膜11a、絕緣薄膜12及氧化物薄 膜1 3係連續地在基礎氧化物薄膜丨〇上沈積。一抗光薄膜藉

第11頁 200405468 五、發明說明（8) ""一"'一" =塗敷在氧化物薄膜1 3上形成，接著藉由在其上圖案化以 件到一抗光圖案1 4。該絕緣薄膜丨2及氧化物薄膜丨3接著藉 ，使用抗光圖案14做為遮罩而被蝕刻，以在絕緣薄膜12及 氧化物薄膜1 3上得到實質上相同的圖案化區域，如圖2A所 不 〇 隨後，抗光圖案14被移除，且金屬導電薄膜lla藉由 使用，化物薄膜13及絕緣薄膜12為遮罩加以蝕刻而被圖案 化，藉此位兀線1 1具有預定之寬度。接著將氧化物薄膜工3 濕蝕刻以除去預定之量，如圖2C所示，其中氧化物薄膜13 具有小於絕緣薄膜12的圖案化區域。換言《，氧化物薄膜 3具有小^絕緣薄膜丨2之寬度。此外，基礎氧化物薄膜i 〇 之表面亦藉由濕蝕刻而被移除。接著，一絕緣薄膜1 5被沈 積在整個區域上’ 士口圖2D所示。絕緣薄膜J 5覆蓋位元線j} ^部分具有傾斜台狀構造’纟中該絕緣薄膜在鄰近氧化物 薄膜13^具有比鄰近基礎氧化物薄膜1〇處小的寬度。 接著在沈積之絕緣薄膜丨5之回蝕得到一側壁薄膜丨6， 如，2E所不。纟此回蝕之步驟中，一部分的氧化物薄膜】3 :::被留在絕緣薄膜12上。隨後，—層間介質膜17被沈積 在正個區域上以將絕緣薄膜12及側壁薄膜16埋入其中，如 圖2F所示。接著，執行一自我對齊蝕刻步驟以在層間介質 ^17内及基礎氧化物薄膜1〇上位於位元線u間形成一自我 赍七接觸孔1 8 ’ 士口圖2 G所示。接著填滿接觸孔)8以形成一 電容接點。 在本貫施例中，雖然基礎氧化物薄膜丨〇之表面在選擇

200405468 五、發明說明（9) ::也蝕刻氧化物薄膜1 3時被移除，㈣習知 有較大的蝕刻餘裕及較少之居R入=^知之技術相比具 之優點，該較大夕^較層間介負膜1 7之缺陷埋藏構造 接觸孔18之自係在形成用於接受電㈣ 在、〈目我對齊蝕刻步驟時得到。 僅為了匕= =之具體的實施態樣或實施例 制於該實施例，在= 術内容，本發明並非狹義地限 範圍之情J可；及以下之申請專利 驟中所使用之氧化私===只施。例如，在圖α所示之步

如使用氬氣之噴引 '之濕蝕刻可以乾蝕刻取代，例 嗔射蝕刻，來減少氧化物薄膜13之寬度。

第13頁 200405468 圖式簡單說明 五、【圖式簡單說明】 圖1 A至1 G係依照本發明之第一實施例之半導體裝置之 製造製程之連續步驟之剖面圖； 圖2A至2G係依照本發明之第二實施例之半導體裝置之 製造製程之連續步驟之剖面圖； 圖3A至3E係先前技術之半導體裝置之製造製程之連續 步驟之剖面圖； 圖4A至4F係另一先前技術之半導體裝置之製造製程之 連續步驟之剖面圖。 元件符號說明： 1 0〜基礎氧化物薄膜 11〜位元線 11a〜金屬導電薄膜 1 2〜絕緣薄膜 1 3〜氧化物薄膜 1 4〜抗光圖案 1 5〜絕緣薄膜 1 6〜側壁薄膜 1 7〜層間介質膜 1 8〜接觸孔

第14頁

Claims (1)

1. 200405468

   種半導體裝置的製造方法 包含下列連續之步

   沈積—八歴 連續沪I屬導電薄膜於基礎絕緣薄膜上； 將^二積第一及第二絕緣薄膜在金屬導電薄膜上； 圖案化區S及第二絕緣薄膜圖案化’以得到實質上相同之 一Λ ， 將該裳一 以使第Ir二ΐ邑緣薄膜選擇性地從第一絕緣薄膜上#刻， 藉由:緣膜具有比第一絕緣薄膜窄之寬度； 電薄^圖案Ζ第一及第二絕緣薄膜做為#刻遮罩將金屬導 在第—β # 絕緣薄暝· 第二絕緣薄膜及基礎絕緣薄膜上沈積一第三 回餘該裳一 屬導電每=三絕緣薄膜，以得到覆蓋至少該圖案化之金 料L專犋之側壁薄膜；及 沈積楚 膜埋藏。四絕緣薄膜在整個區域上，以將側壁氧化物薄 盆」如申請專利範圍第1項之半導體裝置的製造方法， 八中5亥回蝕步驟將該側壁氧化物薄膜變成具有寬度朝底部 變大之傾斜台狀構造。 一 3 ·如申請專利範圍第1項之半導體裝置的製造方法， 其中在該第四絕缘薄膜沈積步驟之後，尚包含藉由使用該 側壁薄瞑做為一蝕刻停止物以蝕刻該第四絕緣薄膜以形成 一接觸孔且在該接觸孔内形成一接點插塞之步驟。 4.如申請專利範圍第1項之半導體裝置的製造方法，

   第15頁 200405468 六、申請專利範圍 其中該第一及第二絕緣薄膜係分別為矽氮化物薄膜及矽氧 化物薄膜。5 ·如申請專利範圍第1項之半導體裝置的製造方法， 其中該方法製造一半導體記憶體裝置。6. 一種半導體裝置的製造方法，包含下列連續之步 驟： 上 膜 薄 ;電 上導 膜屬 薄金 緣在 絕膜 礎薄 基緣 於絕 膜二 薄第 電及 導一 屬第 金積 一沈 積續 沈連 之 同 相 上 質 實 到 得 以 化 案 圖 膜 薄 緣 絕二 第 及； 一域 第區 將化 案 圖 導 金 將 罩 遮 刻 為 做 膜 薄 緣 絕二 第 及 1 第 ·， 用化 使案 由圖 藉膜 薄 ^3 刻 上 ； 膜度 薄寬 緣之 絕窄 一 膜 第薄 從緣 地絕 性一 擇第 選比 膜有 薄具 緣膜 絕薄 二緣 第絕 該二 將第 使 以 三 第 一 積 沈 上 膜 薄 緣 絕 礎 基 及 膜 薄 緣 絕二 第 及 一； 第膜 在薄 緣 絕 金 之 化 案 圖 該 少 至 蓋 覆 到 得 以 ，及 膜； 薄膜 緣薄 絕壁 三側 第之 該膜 餘薄 回電 導 属 壁 側 之 上 膜 薄 物 化 氧 礎 基 在 將 以 膜 薄 緣。 絕藏 四埋 第膜 積薄 沈物 化 氧 第 圍 範 利 專 請 申 如 ，部 法底 方朝 造度 製寬 的有 置具 裝成 體變 導膜 半薄 之物 項化 氧 壁 側 該 將 驟 步 蝕 回 亥 古° 中 其 造 構 狀 厶口 斜 傾 之8 大 變 法 方 造 製 的 置 裝 體 導 半 之 項 6 第 圍 範 利 專 請 申

   第16頁 200405468 六、申請專利範圍 其中在該第四絕緣薄膜沈積步驟之後，尚包含藉由使用該 側壁薄膜做為一蝕刻停止物以蝕刻該第四絕緣薄膜以形成 一接觸孔且在該接觸孔内形成一接點插塞之步驟。 9. 如申請專利範圍第6項之半導體裝置的製造方法， 其中該第一及第二絕緣薄膜係分別為矽氮化物薄膜及矽氧 化物薄膜。 10. 如申請專利範圍第6項之半導體裝置的製造方 法，其中該方法製造一半導體記憶體裝置。

   第17頁