TW200401343A - Method of manufacturing a semiconductor component and semiconductor component thereof - Google Patents

Method of manufacturing a semiconductor component and semiconductor component thereof Download PDF

Info

Publication number
TW200401343A
TW200401343A TW092103906A TW92103906A TW200401343A TW 200401343 A TW200401343 A TW 200401343A TW 092103906 A TW092103906 A TW 092103906A TW 92103906 A TW92103906 A TW 92103906A TW 200401343 A TW200401343 A TW 200401343A
Authority
TW
Taiwan
Prior art keywords
substrate
epitaxial layer
thickness
dopant
effective
Prior art date
Application number
TW092103906A
Other languages
English (en)
Inventor
Edouard De Fresart
John W Steel
David Theodore
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of TW200401343A publication Critical patent/TW200401343A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)

Description

200401343 玖、發明說明： 相關申請 本發明與下列申請相關，其受讓給本發明之相同受讓 人： 製造半導體元件及其製造方法，代理人備忘錄序號 SC1 1226ZP/US，在2002年2月27號申請，具有序列號碼 10/086,079 = 技術領域 本發明一般與電子相關且特別地與半導體元件及其製 造方法相關。 先前技術 在深次微米半導體技術中，因為在偏移場效電晶體（FET) 之門檻電壓上且在電晶體鎖上之發生增加上有不利的效 果，所以少數載子注入是主要問題。為了消除該問題，一 些深次微米半導體技術在一薄、輕度摻雜磊晶層下使用一 重度摻雜基板。該重度摻雜基板重大地減少少數載子壽命 及電晶體鎖上，同時使用輕度摻雜磊晶層以建造該半導體 裝置。 然而，該磊晶層之小厚度因為摻質從底下、重度摻雜基 板向外擴散至覆蓋、輕度摻雜磊晶層，引進一新問題，其 減少該磊晶層之有效厚度。因此，因為從該磊晶層之過度 小有效厚度所產生之低崩潰電壓，在該磊晶層中製造之積 體電路之一高壓部分具有不好之電氣效能。因為在所需以 摻雜該較厚磊晶層之較高能量植入所產生之在較厚磊晶 200401343 層中之植入所引發之缺陷，使用較厚磊晶層以解決該問題 增加了少數載子傳遞和電晶體鎖上之問題且也增加高户 漏電流之風險。 提議解決該問題之一技術包括生長一較厚磊晶層，以及 之後選擇性地蝕刻該較厚磊晶層以減少在一區域中之厚 度’其中係為該積體電路之低電壓部分所座落的地方。然 而，因為’製造良率問題’該選擇性I虫刻方法在大多數，产 況下係為不可製造的。另一提議的方法包括選擇性的羞曰曰 生長’但疋’也因為製造良率問題，在大多數情況下係為 不可製造的。 因此’對於製造與深次微米半導體技術相容之半導體元 件之方法，其減少電晶體鎖上，以及該方法也減少少數載 子壽命，存在一需要。對於具有這些品質之半導體元件也 存在一需要。 發明内容 一種製造半導體元件之方法
520)。該磊晶層具有—比該第一摻雜濃度還低之第二摻雜 ;辰度，且该蟲晶層具有至少兩種有效、如生長的厚度。哕 產生之合成基板適合於具有高和低電壓部分兩者之積體 電路。 實施方式 根據束發明之 一具體實施例，一半導體元件可在一
200401343 由調整摻質之擴散速率或藉由調整兩或更多摻質之整合 擴散速率，從基材之一部分進入該层晶層之一部分，而選 擇r生地增加。作為一範例，該擴散速率可藉由增加在晶晶 層中之空隙缺陷和/或办考 阳p /及二處、在一些情況下增加基板中之摻 質濃度、和/或引進额外接質至基板，其中該額外摻質具有 比原始基板摻質還快之擴散速率，而增加。作為一範例， 該擴散速率可藉由減少基板中空隙缺陷和/或空處、或藉由 使用在基板和磊晶層之間之擴散障礙而減少。 圖1顯不一半導體元件1〇〇之剖面檢視圖。半導體元件 1〇〇包括-基板110。作為—範例，基板11〇可以是由碎、鍺 化砷等等所組成之半導體基板。基板π〇可以包括一或更多 磊晶層。 以摻質之摻雜濃度提供基板11〇。作為一範例，基板ιι〇 可以具有比大於接近lxl(y8原子/立方公分之p_型式摻質之 摻雜濃度。因此’基板110可被稱為一 p++基板。在被插入 一室中之前，基板no可以具有該摻雜濃度，如下所解釋。 在-具體實施例中，基板11G可以係為具有接近⑽18原子/ 互万公分至接近1}<⑽9原子/立方公分之硼摻雜濃度。 半導體元件100也包括覆蓋基板110之磊晶層12〇。該磊 晶層120和基板110形成一合成基板130。為了形成磊晶層 120,基板110可放置或插入至—室中。該室可以是例如磊 晶反應器之生長室。在基板uo插入至室中之後，磊晶層12〇 在基板110上生長以在室中形成—合成基板13〇。 以摻質之一掺雜濃度提供磊晶層120。在一具體實施例 200401343 中’磊晶層120和基板110具有相同摻雜型式。作為一範例， 碁晶層120可以具有少於接近’原予/立方公分之p_型式 摻質之摻雜濃度。因此，該层晶層1 2 0之摻質濃度可比基 板Π0的還低。在從室中移除合成基板130之前，县晶廣no 可具有其摻雜濃度。因此，磊晶層12 0之接雜濃度可被稱 為如生長之捧雜▲度。在蟲晶層1 2 0中之接質可係為相同 接質或如在基板110中之不同接質。 在磊晶層1 20形成期間’當基板11 〇之摻雜濃度比磊晶層 1 20之摻雜濃度還大時，從基板n 0之摻質從基板n 〇擴散進 入磊晶層1 20。該擴散增加在磊晶層1 2〇之一部分所具有的 掺雜濃度且減少蟲晶層1 2 0可使用或有效的厚度。作為一 範例’從基板110擴散進入磊晶層120之摻質可具有先前提 供於較早描述之基板110之掺雜濃度。 如在此之後更詳細地解釋，改變、調整或修改基板110 至少一邯分之摻質的擴散速率以提供具有至少兩有效厚 度之磊晶層1 20。至少兩有效厚度之第—個可比該等至少 兩有效厚度之一第二個還大。磊晶層丨2〇之全部厚度比任 何有效厚度還大。作為一範例，在從該室移除合成基板丨3〇 之前，磊晶層120可具有不同有效厚度。因此，該有效厚 度可被稱為如生長有效厚度。在一些具體實施例中，發生 在生長磊晶層120之後之高溫步驟期間，也可維持該擴散 速率調整。 作為-範例，层晶層12G可以具有接近兩至五微米之總 厚度。在磊晶層120具有接近三至五微米之總厚度之—具 200401343 體實施例中’在該室移除合成基板130之前，磊晶層120之 、 一區段123具有接近一至兩微米之有效厚度121而在從該 ' 室移除合成基板130之前，磊晶層120之區段124可以具有 接近兩至三微米之有效厚度122。厚度121和122由圖1之箭 頭從磊晶層120之一頂端表面至在磊晶層120之實線127所 識別。磊晶層120之區段123在基板110之一部分111上座落 且磊晶層120之區段124在基板110之一部分112上座落。 在基板110上形成磊晶層120之後，合成基板130從該室 鲁 移除。接下來，積體電路之一部分125在磊晶層120之區段 123中形成而積體電路之一部分126在磊晶層120之區段 124中形成。在一具體實施例中，部分125係為由一或更多 互補金氧化半導體（CMOS)FET所組成之低電壓電路，以及 刀126係為由一或更多南電壓二極電晶體和/或FET所组 成之高電壓電路。因此，該積體電路之部份126係為比該 積體電路之部份125還高之電壓部分。磊晶層120之區段 1 23之較小有效厚度提供反鎖上性質且減少於積體電路之 _ 部份的小數載子壽命。磊晶層120之區段124之較大有效厚 度增加積體電路部份126之維持電壓。作為一範例，積體 電路之部份積體電路之部份12 5和12 6可彼此同時地形成。 如較早所指示的，摻質從基板11 〇進入磊晶層120之擴散 速率可被改變、調整、或修改。在一些具體實施例中，從 基板110之一部分進入羞晶層120之覆蓋邵分的擴散速率， 當生長該磊晶層時，可減緩、減少、阻礙或降低。該擴散 速率減少增加了磊晶層1 20覆蓋部分之如生長厚度。並且 -10- 200401343 在該具體實施例中，從基板11 0之一不同部份進入磊晶層 120之不同覆蓋部分的擴散速率可以保持相同且並未減 少 〇 圖2顯示在使用以減少從底下基板擴散進入覆蓋磊晶層 之製造步驟期間，圖1之半導體元件之一具體實施例之剖 面檢視圖。在圖2所顯示之具體實施例中，植入一種類進 入該基板11 0之一部分241。使用一植入遮罩240以屏蔽基板 11 〇之其他部分而阻礙或防止該種類植入基板11 〇之這些其 他部分。作為一範例’該植入步驟可在插入基板丨丨0進入室 中之前並且也在生長磊晶層120(圖1)之前發生。 作為一範例，植入基板1 1 0之特定種類應該減少基板中 11 0掺質的擴散。為了減少摻質擴散之目的，可使用多於一 個種類。該種類之植入計量可到達基板丨]〇内之固體溶解 度。在該具體實施例中，該植入計量並沒有非晶化在基板 110之表面。 可以使用所植入種類以減少摻質從在部分24 1底下之基 板110之一部分進入磊晶層120(圖υ之覆蓋部分的擴散。更 特足地’可植入該等種類進入邵分2 4 1以減少基板1〗〇之部 份241中的空隙和/或空處，其減少摻質擴散出或穿越部分 2 4 1之擴散速率。 在一具體實施例中，基板1丨0和隨後形成之磊晶層120(圖 1)由矽所组成；基板110中之摻質和隨後形成之磊晶層 120(圖1)係為硼；以及該所植入種類係為碳。作為一範例， 可以使用接近1X1014至1X炉原子/平方公分之碳植入計量以 200401343 及二十五至三十五K電子伏特（KeV)之碳植入能量，且該碳 了被植入上至基板110中重量接近0.1百分比之濃度。電腦 模擬顯示較高碳比例進一步減少硼擴散速率，且較深碳層 植入也進一步減少硼擴散速率。過去，碳很少植入矽，假 如是這樣的話’其被使用以減少少數載子壽命，而並不是 擴散速率。在其他具體實施例中，該所植入種類可以是鍺 (假如少於基板110重量之八個百分比）、妓、氣、麵、避、 倒、和/或氣。 在植入該種類之後，移除植入遮罩240，磊晶層120(圖1) 在基板110上形成使得磊晶層120之區段124(圖2)在基板 110之部份241上形成而磊晶層12〇之區段123(圖2)在基板 1 10之其他部份形成。 圖3顯示在使用以減少從底下基板進入覆蓋磊晶層擴散 之製造步驟期間，圖1之半導體元件之另一具體實施例之 剖面檢視圖。在圖3所顯示之具體實施例中，在生長磊晶 層120(圖1)之總厚度之一部分321之後，植入一種類至基板 110之一部分341。該種類經由磊晶層120(圖1)之部份321之 未被遮罩部分而植入。可使用一植入遮罩340以阻礙、屏 蔽或者防止該種類穿越磊晶層120(圖1)之部份321之未被 遮罩部分而植入並且阻礙或防止該種類植入基板110之底 下邵分。 在一具體實施例中，基板110和磊晶層120(圖1)每個可以 包括矽和以硼摻雜，而該所植入種類可以是碳。作為一範 例’該種類可以以接近兩至五Μ電子伏特（MeV)之植入能 200401343 量植入’使得磊晶層120(圖1)之部份321之晶體結構不被破 、' 壞且大致上保持磊晶。在該具體實施例中，在植入該種類 _ 且移除植入遮罩340之後，磊晶層120(圖1)之總厚度之—額 外邵分可以一晶體結構適當地生長。因此，磊晶層1 20(圖 1)之區段124在基板U0之部份341(圖3)上形成且磊晶層 120(圖1)之區段123在基板110之其他部份上形成。 作為該具體實施例之變化，可使用該所植入種類以非晶 化或破壞基板110之部份341(圖3)之晶體結構。在該具體實 _ 施例中，基板11 0之部份341之晶體結構被非晶化。並且在 該具體貫施例中’羞晶層1 2 0 (圖1)之部份3 21之晶體結構並 沒有被破壞且大致上保持磊晶。基板11 〇之部份34 1之非晶 體結構減少摻質從基板110至磊晶層120(圖1)之擴散，同時 生長磊晶層1 2 0之總厚度之額外部分。 圖4顯示在使用以減少從下基板進入覆蓋磊晶層擴散之 製造步驟之後，半導體元件400之剖面檢視圖。在該具體 貫施例中’一蟲晶遮罩450在基板no上形成且一擴散障礙 _ 460在基板11 0之一部份上形成。做為一範例，擴散障礙46〇 可以是羞晶層且可以具有一晶體結構。使用擴散障礙46〇 以減少摻質從座落在擴散障礙460之下之基板11 〇之一部分 進入在擴散障礙460上座落之隨後形成磊晶層之部份的擴 散。 作為一範例’基板Π 0可以包括矽、且擴散障礙460可以 是鍺化矽和碳蟲晶層所組成。更特定地說，可使用鍺化矽 與後十比一之比值於擴散障礙460使得擴散障礙460包括 -13 - 200401343 後相對於矽之重量少於三個百分比且鍺相對於硬之重量 · 少於三十百分比。擴散障礙460可以具有接近〇2至〇5微米 之厚度。 圖5顯示在隨後製造步驟之後半導體元件4〇〇之剖面檢 視圖。在擴散障礙460形成之後，移除磊晶遮罩45〇且形成 层晶層520。圖5中之磊晶層520相似於圖1之磊晶層丨2〇。 例如’磊晶層520具有至少兩區段523及524，每個分別地 具有其自己有效、如生長厚度521和522。因為擴散障礙460 φ 之使用’有效厚度522大於有效厚度521。基板11〇和磊晶層 520形成一合成基板530。 除了減少摻質從基板進入蟲晶層之擴散速率，也可減少 摻質從基板110進入蟲晶層120之擴散速率。在一些具體實 施例中，可以加速、增強、幫助、方便或增加從基板丨i 〇 之一部分進入磊晶層120之一覆蓋部分之擴散速率，同時 生長該磊晶層。擴散速率增加減少层晶層12 0之覆蓋部分 之如生長厚度。並且在該具體實施例中，從基板110之一不 _ 同邵份進入蟲晶層120之一不同覆蓋部分之擴散速率可保 持相同且並不會增加。 圖6顯示在使用以增加從底下基板進入覆蓋磊晶層擴散 之製造步騾期間，圖1之半導體元件之仍另一具體實施例 之剖面檢視圖。與先前具體實施例相反，該具體實施例並 不產生至少兩有效、如生長厚度於层晶層120。而是，在 生長磊晶層1 20之後，形成該至少兩有效厚度於磊晶層 120 ° 200401343 在圖6所顯示之具體實施例中，植入一種類至磊晶層1 2〇 、· 之邵份62〗中。可以使用一植入遮罩640以屏蔽磊晶層120 - 之其他邵分且阻礙或者防止該種類植入磊晶層120之這些 其他部分。 作為一範例’在磊晶層120形成之後發生之隨後高溫處 理步驟期間’植入基板11 〇之特定種類應該增加摻質從基板 Π 0進入磊晶層1 20之擴散。在植入該種類進入基板I丨〇之前 且在隨後高溫處理步驟之前，磊晶層120具有一大致上均 _ 勻、有效、如生長厚度627 ’其少於磊晶層120之總厚度。 為了增加掺質之擴散之目的，可使用多於一之種類。較佳 地’該植入並不非晶化磊晶層1 20。 可使用該所植入種類以增加摻質從基板1丨〇之底下部分 擴散進入羞晶層1 2 0之邰份6 2 1。更特定地說，該種類可被 植入至部分621以增加磊晶層120之部份621中之空隙和/或 空處’其增加掺質進入邵分621之擴散速率。在隨後高溫 處理步驟之後’磊晶層之區段1 23從磊晶層i 2〇之部份62 ! 鲁 形成。 在圖6之一具體實施例中’基板11〇和磊晶層ι2〇包括 矽；基板110和磊晶層120中之摻質為硼；而所植入種類為 今。該種類之植入計量較佳不太高以防止在磊晶層12〇中 差排之形成。作為一範例，可以使用接近lx 1011至1x1〇b原子 /平方公分之矽植入計量以及二十至兩千K電予伏特（KeV) 之矽植入能量。也可使用連環植入以取代單—植入。 在植入該種類之後’移除植入遮罩640且積體電路（圖1) -15- 200401343 之邵份125和126分別地在磊晶層120之區段123和124(圖l) · 中形成。 圖7顯示在使用以增加從底下基板進入覆蓋磊晶層擴散 之製造步驟期間’圖1之半導體元件之尚另一具體實施例 之剖面檢視圖。在圖7所顯示之具體實施例中，植入一種 類進入基板110之部份741。可使用一植入遮罩74〇以屏蔽基 板110之其他部分且阻礙或防止該種類被植入基板11〇之這 些其他部分。作為一範例，在插入基板π0至室中以生長該 _ 蟲晶層之前，可發生該植入步驟。 在該具體實施例中’該種類不同於基板丨〗〇中之摻質， 但係為相同摻雜種類。隨後，植入基板110之部份741之種 類增加基板11 0之部份7 4 1中之摻雜濃度且增加可得於擴散 進入磊晶層120(圖1)之覆蓋部分之摻質/種類累積量。並且 在蔹具體實施例中，該種類具有比摻質較快之從基板丨1〇 進入磊晶層120(圖1)之擴散速率。為了增加擴散進入磊晶 層之目的，可使用多於—種類。較佳地，該植入並不非晶籲 化基板11 0。 作為—範例，基板110和磊晶層120可以包括矽；基板110 和成日9層1 20中 < 摻質可以包括硼；以及所植入種類可以 包括铭或鍺。該種類之植人計量較佳不太高以防止基板11〇 中差排之形成。做為一範例，可以使用接近、^至5χΐ〇ΐ5原 子/平方公分 < 植入計量以及五至四十Κ電子伏特（KeV)之 植入能量。 在植入遠種類之後’移除植入遮罩740且形成磊晶層 -16- 200401343 120(圖ί)使得摻質和種類兩者擴散進入磊晶層12〇。因此，. 羞晶層120之區段123(圖1)在基板uo之部份741上形成。隨 - 後’積體電路（圖1)之部份125和126分別地在磊晶層120之 區段123和124(圖1)中形成。 在一不同具體實施例中，所植入種類與基板110中之摻 質相同。所以’植入基板丨丨0之部份74 1之额外摻質增加基 板110之部份741中之摻雜濃度且增加可得於擴散進入磊晶 層120(圖1)之覆蓋部分之摻質累積量。 籲 圖8顯示根據本發明之一具體實施例製造一半導體元件 之方法之泥程圖8 0 0。作為一範例，流程圖8 〇 〇之半導體元 件分別地相似於圖1和圖5之半導體元件1 〇〇和4〇〇。在圖8 之流程圖800之步驟8 1 0，提供一基板。作為一範例，圖8 中步驟8 1 0之基板可以相似於圖1之基板丨丨〇。 接下來，在圖8之流程圖800之步驟820，插入基板至室 中’且在步驟830’ 一羞晶層在基板上形成以形成一合成 基板。作為一範例，圖8之步驟830的磊晶層可以分別地相 籲 似於圖1和5之磊晶層120和520。 之後，在圖8之流程圖800之步驟840，從該室移除人成 基板。隨後，在步驟850，積體電路之—第一部分在蟲晶 層之一第一區段中形成’且在步驟860,該積體電路之一 第二部分在羞晶層之一第二區段中型成。步驟85〇和86〇可 彼此同時地形成。 所以，提供半導體元件及其製造改進方法以克服先前技 藝之缺點。半導體元件之至少一部分所形成其中之—磊晶 -17 - 200401343 層具有至少兩有效厚度。結果’該半導體元件可以抵抗鎖、 上和少數載子相關問題’同時仍具有高崩潰電壓。所以， /半導元件可以在單一半導體晶片上座落之積體電路 中包括邏輯、記憶體、類比以及功率子電路。該方法之實 施可以藉由增加—額外植入步驟而完成。 雖然本發明已經參考特定具體實施例而描述，熟悉此技 藝人士應該了解許多改變可以不用背離本發明之精神和 範圍而產生。舉例來說，提供在此提出之許多細節例如材_ 料合成、植入情況以及摻雜濃度以有助於本發明之了解但 並不是提供來侷限本發明之範圍。作為另一範例，可使用 =方法以製造在相同半導體晶圓之不同部份上具有不同 朋/貝電壓疋分離電晶體。並且’假如例如，在磊晶層中需 要二個有效厚度，則可使用兩植入。因此，本發明之具體 貝她例心揭π意為說明本發明之範圍而不具有限制性。本 叙明扼圍意圖為僅限制由增附之申請專利範圍所要求的 範圍。 | 額外地，已經參考特定實施例，描述好處、其他優點和 問題疋解決方法。好處、優點、問題之解決方法以及能夠 導致任何好處、優點或解決方法發生或變得更清楚之任何 兀素或該等元素，然而，並不被視為任何或所有申請專利 範圍之重要、需要或基本特點或元素。 並且，該詞“包括”、“包含，，、“具有，，以及其任何變化， 意圖為涵蓋非獨有之包括，使得包含一列元素之製程、方 法、物品或裝置並不僅包含這些元素，但可以包括並沒有 • 18 - 200401343 表達地列出或這些製程、方法 '物品或裝置所固有的其他 元素。 . 並且，在此揭示之具體實施例和限制在專屬主義下並不 屬於大眾，假如該等真體實施例和/或限制係為：（1)並不 在申請專利範圍中表述，以及（2)與相等主義下在申請專利 範圍中表述元素和/或限制潛在地相等。 圖式簡單說明 本發明將從上面詳細描述之閱讀，一起與在圖式中的隨· 附圖而有較佳的了解，其中： 圖1顯示根據本發明之一且晋#奋# ...... ^ ^ 貝靶例之半導體元件之剖 面檢視圖； ~ / .外可j π」’ m i足千辛體凡 件之剖面檢視圖； 門圖3顯示根據本發明之另-具體實施例，在製造步驟期 間，圖1之半導體元件之剖面檢視圖； 之^ 本發％之進—步具體實施例，纟製造步驟 _導體凡件之剖面檢視圖； 在隨後製造 在製造步驟 圖5顯示根據本發明之進 步驟期間，圖4、生步具體實施例 圖6¾ - ★〈”導體7°件之剖面檢視圖 顯不根據本發明乏仇2 期間’圖〈仍另—具體實施例 圖7二Γ體元件之剖面檢視圖； 在一製造多 _7顯不根據本發明 驟期間，圖丨' 、- 向另—具體實施例 _8顯示根:t::元:之::檢視圖。 具目a貫施例，製造一半導體
-19 - 200401343 件之方法之流程圖。 ·- 為了說明之簡單性及清楚性，該圖式顯示建構之一般方 · 法’而省略已知特點和技術之描述及細節以避免不需要地 模糊本發明。此外’在圖式中之元件並不需要地依比例繪 製。例如’在圖式中之元件可能相對其他元件被誇張化以 幫助增進對本發明之具體實施例的了解。並且，在不同圖 式中之相同參考號碼指示相同元件。 並且’在描述中且在申請專利範園中之該等詞第一、第 籲 一等等’假如有的話’被使用以分辨相似元件而不必定於 描述/人序、或時間次序。進一步了解的是，如此使用之該 等詞在適當情況下為可交換的使得在此描述之本發明具 體實施例’例如能夠在此顯示的或在此描述的之外的其他 順序中操作。 並且’在描述中且在申請專利範圍中之該等詞在之上、 在上等等，假如有的話，被使用於描述目的且不必定於描 述永久相對位置。要了解，如此使用之該等詞在適當情況 籲 下為可交換的使得在此描述之本發明具體實施例，例如能 夠在此顯示的或在此描述的之外的其他順序中操作。 圖式代表符號說明 100、400 半導體元件 no 基板 120' 520 磊晶層 130 合成基板 123、124、523、524 區段 •20- 200401343 121、 • 122 有 效厚度 127 實 線 112、 125、 126 · 、241、 部 分 341、 • 321、 621 、741 240、 > 340 > 640 ' 740 植 入遮罩 450 磊 晶遮罩 460 擴 散障礙 521 、522 ' 627 如 生長厚度

Claims (1)

  1. 200401343 拾、申請專利範園： 1 一種製造半導體元件之方法，包括： - 提供一具有一第一摻雜濃度之基板；以及 在該基板上生長一磊晶層，其中 該磊晶層具有一比該第一摻雜濃度還低之第二摻雜濃 度；以及 該蟲晶層具有至少兩種有效、如生長之厚度。 2. 如申請專利範圍第1項之方法，其中： 籲 在磊晶層之該第二摻雜濃度係為如生長。 3. 如申請專利範圍第1項之方法，尚包括： 植入一種類至該基板之一部分中， 其中： 在該基板中之摻質為該基板提供該第一摻雜濃度； 該種類增加在基板之一部份中的第一摻雜濃度； 該蟲晶層之一部分覆蓋基板之該部分， 生長該磊晶層尚包括 ® 擴散摻質和種類進入該磊晶層中； 該種類之從基板進入磊晶層之部份的擴散速率高於 摻質；以及 屬於該等至少兩種有效、如生長厚度之一的該蟲晶 層之該部份之一有效、如生長的厚度小於屬於該等至少 兩種有效、如生長厚度之另一厚度的該层晶層之一不同 部分之有效、如生長的厚度。 4.如申請專利範圍第1項之方法，尚包括： 200401343 植入一摻質至該基板之一邵分， 其中： 在植入該摻質至該基板之一部份之前，有一定量之 摻質在基板中； 在該基板中之該定量摻質為該基板提供該第一摻雜 濃度； 該磊晶層之一部分覆蓋該基板之該部份； 生長磊晶層尚包括： 擴散該摻質至磊晶層中；以及 屬於該等至少兩種有效、如生長厚度之一的該羞晶 層之該部份之一有效、如生長的厚度小於屬於該等至少 兩種有效、如生長厚度之另一厚度的該磊晶層之一不同 部分之有效、如生長的厚度。 5. 一種製造半導體元件之方法，包括·· 提供一具有一第一摻雜濃度之基板；以及 在該基板上生長一羞晶層， 其中= 該磊晶層具有一比該第一摻雜濃度還低之第二摻雜濃 度； 生長磊晶層，尚包括： 從該基板擴散一摻質進入該磊晶層中； 擴散摻質尚包括： 增加摻質從該基板進入該磊晶層之一部分的擴散 以產生在該蟲晶層之邵份中有效厚度且產生在該蟲晶層 200401343 之一不同部份中不同之有效厚度，以及 在該基板中之摻質為該基板提供該第一摻雜濃度。 6. 一種製造半導體元件之方法，包括： 提供一包括矽之半導體基板； 插入該半導體基板至一室； 在該半導體基板上生長一包括矽之磊晶層以在室中形 成一合成基板； 從該室移除該合成基板； 在該磊晶層之一第一區段中形成積體電路之一第一部 分；以及 在該磊晶層之一第二區段中形成積體電路之一第二部 分， 其中： 該羞晶層具有至少兩種有效厚度； 該磊晶層之第一區段具有該等至少兩種有效厚度之 一第一種厚度； 該磊晶層之第二區段具有該等至少兩種有效厚度之 一第二種厚度； 該等至少兩種有效厚度之第一種厚度大於該等至少 兩種有效厚度之第二種厚度； 在插入該半導體基板至該室中之前，該半導體基板 具有一第一摻質之一第一摻雜濃度； 在從室中移除合成基板之前，該磊晶層具有第一摻 200401343 生長該磊晶層尚包括： 從該半導體基板擴散該第一摻質進入該磊晶層 中；以及 該積體電路之弟 一部分係南於該積體電路之弟二部 分之電壓部分。
TW092103906A 2002-02-27 2003-02-25 Method of manufacturing a semiconductor component and semiconductor component thereof TW200401343A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/086,079 US6593199B1 (en) 2002-02-27 2002-02-27 Method of manufacturing a semiconductor component and semiconductor component thereof

Publications (1)

Publication Number Publication Date
TW200401343A true TW200401343A (en) 2004-01-16

Family

ID=22196115

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092103906A TW200401343A (en) 2002-02-27 2003-02-25 Method of manufacturing a semiconductor component and semiconductor component thereof

Country Status (3)

Country Link
US (1) US6593199B1 (zh)
EP (1) EP1343197A2 (zh)
TW (1) TW200401343A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4895810A (en) * 1986-03-21 1990-01-23 Advanced Power Technology, Inc. Iopographic pattern delineated power mosfet with profile tailored recessed source
US5262336A (en) * 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
US6110842A (en) * 1996-06-07 2000-08-29 Texas Instruments Incorporated Method of forming multiple gate oxide thicknesses using high density plasma nitridation

Also Published As

Publication number Publication date
US6593199B1 (en) 2003-07-15
EP1343197A2 (en) 2003-09-10

Similar Documents

Publication Publication Date Title
JP4117914B2 (ja) 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層
US5596218A (en) Hot carrier-hard gate oxides by nitrogen implantation before gate oxidation
KR100642627B1 (ko) 다결정 실리콘 구조물의 제조 방법
US9514940B2 (en) Reducing or eliminating pre-amorphization in transistor manufacture
JPS62501320A (ja) 浅い超階段ド−プ領域を有する半導体および注入不純物を使用するその処理方法
JP5065676B2 (ja) 基板上に歪層を製造する方法及び層構造
JPH05144761A (ja) Ｓｏｉ基板の製造方法
JP2009542005A5 (zh)
KR20050035175A (ko) 수직형 소자용 배면 오믹 콘택의 저온 형성 방법
CN107564806B (zh) 降低半导体本体中的杂质浓度
JPH10209168A (ja) 半導体装置の製造方法
JP2009038124A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
US9123671B2 (en) Silicon wafer strength enhancement
US7122452B2 (en) Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby
JP4189041B2 (ja) 半導体基板の製造方法およびその検査方法
CN206992116U (zh) 竖直导电器件
JPH0817841A (ja) 半導体基板，半導体装置及び半導体装置の製造方法
TW200401343A (en) Method of manufacturing a semiconductor component and semiconductor component thereof
US6518150B1 (en) Method of manufacturing semiconductor device
TW425604B (en) Complementary bipolar/CMOS epitaxial structure and process
JPH11274090A (ja) 浅い接合を有するデバイスの製造方法
KR100498607B1 (ko) 반도체 소자의 폴리실리콘층 형성방법
Huff Twentieth century silicon microelectronics
US20040121567A1 (en) Doping method and semiconductor device fabricated using the method
JP2005019851A (ja) 半導体装置及びその製造方法