TW200301966A - Power amplifier with base and collector straps - Google Patents

Description

200301966 五、發明說明（1) 【發明所屬之技術領域】 本發明係有關一種功率放大器，尤指一種具有基極及 集極捷接之功率放大器。 【先前技術】 近些年，移動通訊裝置（主要是行動電話和個人數位 助理）具有重大發展。這些裝置要求持續增強的附加功率 效率(power added efficiency，PAE).，以延長電池壽 命，支援不斷增加的通話時間。近年來，這些裝置中的傳 輸放大器已轉移至神化鎵（gallium arsenide，GaAs)異質 接面雙極電晶體(heterojunction bipolar t r a n s i s t o r s，Η B T )技術。Η B T的一個優勢就是能夠在小範 圍内達到高功率密度。在此方面，主要基於二元合金、三 元合金或四元合金的化合物半導體砷化鎵（G a A s )及磷化銦 (indium phosphide，InP)的應用效果很好，且優於大多 數應用中以矽為基礎的裝置。但是，化合物半導體的一個 缺點就是與矽相比熱導率很低，會引起單體裝置的自熱， 從而導致操作的不穩定。 除了降低電池功率的需要，行動電話及内部對應電路 的尺寸也在不斷縮小。但是，裝置的傳輸功率要保持不 變，以保證獲得清晰的通訊信號。縮小電路尺寸及保持傳 輸功率就需要增大功率密度，但結合除熱問題時，又會導 致這些裝置的操作溫度較高，而進一步降低了裝置的長期 可靠性。 在大功率應用中 ，為保持電晶體的性能，通常將電晶 Μ 圓 Ι_ΙΗ 第4頁 200301966 五、發明說明（2) 體分成許多小電晶體，且並聯於一體。但是，對於大量的 電晶體，及用於向電晶體輸入信號及從中輸出信號的相關 電晶體指狀元件，熱穩定性就變得更具挑戰性。具體而 言，一電晶體陣列中心附近的裝置，其運行溫度往往比陣 列邊緣之裝置的運行溫度高，從而導致整體的熱穩定性較 差。在使用雙極電晶體技術的功率放大器實施方案中，利 用分散式鎮流電阻器，通常可解決此問題，因為降低電晶 體的整體熱電阻也可改善熱穩定性問題。 製造一 Η B T的過程即以沈積磊晶層開始，其構成單體 ΗΒΤ的有效材料。隨後的處理步驟描繪出每個電晶體的輪 廓，其藉由遮罩及從晶圓區域蝕刻除去電晶體材料而生 成。這就提供了 一種電性接觸ΗΒΤ的集極、基極及射極層 的方法。經由放大器上的電極及絕緣材料完成信號的選 路，以使電容及電感最小。 但是，有關目前技術的問題之一是裝置佈局的無效 率，及使用昂貴的磊晶電晶體材料作為互連的基板基極、 電極及各種其它被動元件的無效率，其導致晶片區域的無 效率的使用。互連圖案化可能用作其它電晶體的材料上， 因此可安置更昂貴的晶圓區域以更好地使用。因而就有利 於提供一縮小尺寸的裝置，其藉由在一既定晶圓實現更多 的晶片而降低了製造成本，及一種生產此類裝置的方法。 也有利於有效裝置的高效率散熱，因而不會削弱裝置的操 作，還考慮了射頻（「RF」）信號放大的一個更穩定的環 境，且提供一種更有效率而簡潔的方法，以在許多電晶體

第5頁 五、發明說明（3) 單元中分散直流偏壓 【發明内容】 在一具體實施例中， 大器單元，#包含一大器包括少一個放 一個集極捷接’其在— a =數個電晶體單元；及至少 可提供電晶體集極的信梦^曰曰體士形成-空橋。一接觸塾 之間形成電性連接。 "別出，本極捷接在集極與接觸墊 一對相鄰電晶體可 捷接的橋可與第一對相鄰f Γ ϊ接點材料及子集極。集極 第二對相鄰電晶體相連。:f _的集極接點材料及鄰近的 電晶體中的一個電晶體:極捷接之橋可跨越第一對相鄰 體。 ，、弟一對相鄰電晶體中的一個電晶 在第二具體實施例中 配置於基板後側，而放 =大為可包含一接地裝置，其 極與電晶體之射極電性 σσ早元置於基板前側，複數個電 通孔。接地導通孔可與及複數個穿透基板之接地導 電流的其中至少一種^使直流(dc)及射頻(RF) 體之射極可經其中一電極 的v電層。鄰近的一對電晶 列成列’ i電晶體每；二列；j:對f ?孔。電晶體可排 在第三具體實施例中，放：j;“目=。 件，其與電晶體之基極連接，個電阻元 L -電阻ί ί = 構成空•。幾對相鄰電晶體可共 i£連接ί ^ f谷器可與電晶體之基極及一對稱階間饋 -連接，其用於接收輸入信號及向電容器提供輸 第6頁 200301966 五、發明說明（4) 此外，可增加偏壓電路以調節電晶體直流電流。 【實施方式】 現在將參考隨附的圖式，藉由實例說明本發明。 儘管減少熱阻問題的一些可能解決辦法包括使用一倒 裝晶片，以消除裝置頂部的熱量，但此方法有一些實際的 製造問題，包括增加了處理步驟及費用。其它的解決辦法 使用熱傳導方式，由熱傳導材料（最普通的是金屬，例如 金）努力散逸一較大範圍的熱量。這有助於降低穩定操作 所用的内部電晶體之熱量，但也需要較大空間，於是就增 加了成本。其它的方法是減少基板厚度，以降低電晶體下 方的熱阻，但這會使基板更脆弱。 在本發明一個具體實施例中，顯示一高性能的放大 器，說明其可用於手持式行動電話及其它無線裝置中。放 大器包含功率異質接面雙極電晶體，其集極及基極各自分 別用空橋共同連接。空橋為單體電子元件之間的互連，其 係利用基板上的垂直空間而非基板上的水平空間。空橋的 跨距與下面基板上的電子組件在空中分離，電子組件包括 電晶體、電阻器及互連。使用空橋縮小了放大器及晶片的 尺寸，使接地的多個大導通孔更接近電晶體，因此提高了 散熱效率並降低了對地電感。縮小的尺寸約為所用空橋之 寬度。降低對地之電感對用電的穩定性及放大器的射頻 (R F )性能有益。電極的位置使射極接點將電流引向接地， 及將總熱量經多個導通孔導向基板的後側接地平面（金 屬）。這些具體實施例的一個好處就是，由於降低了熱電

第7頁 200301966 五、發明說明（5) 阻，可緊密排列電晶體，於是可在一單體晶圓上增加晶片 或放大器。這也極大地降低了製造成本。 第一圖為依據一個具體實施例顯示異質接面雙極電晶 體（HBT)單元1 〇〇的斷面圖。電晶體單元1 〇〇係在半絕緣半 導體之基板102頂上一臺面結構（mesa structure)中製 成。電晶體單元1 0 0通常由磊晶生長技術製成，然後用傳 統的光學微影技術處理（如曝光、圖案化成形、清洗、金 屬電鍍處理），所有這些都為技藝中所熟知。本文中HBT單 元100是基於InGaP/GaAs，其它結構可使用不同的材料系 統，如III-V族化合物半導體系統GaAs/AlGaAs、InGaAs/ I η P或I η P / G a A s S b，或其它元素系統如S i G e。材料的特性 如摻雜，及用於製造電晶體的過程都為半導體製造技藝中 所熟知，因此不予提供。 電晶體單元1 〇 〇包含一基板1 〇 2，其向電晶體提供機械 支援’並提供一媒介，經由它可散逸電路產生的大部分熱 量。子集極區域（子集極）丨04配置於基板丨02上，而集極區 域（集極）1 1 0則配置於子集極丨〇 4上。子集極丨〇 4使集極接 點1 0 6與集極1 1 〇之間具有良好的導電性。基極區域（基極） 1 1 2配置於集極1 1 〇上，而射極區域（射極）1 2 0則配置於基 極1 1 2上 本極接點1 0 6配置於子集極1 〇 4上，與集極1 1 q相 鄰’而互連集極金屬電鍍層（集極互連）1 0 8則配置於該結 構上。與之類似，基極接點1丨4與互連基極金屬電鍍層（美 極連）^16接觸。基極接點114配置於基極112上，互連& 極金屬電鍍層（射極互連）124連接配置於射極12〇上的射極

200301966 五、發明說明（6) 接點122。凸出區域（凸起）丨18可配置於基極Η?與射極12〇 之間，視材料系統而定。第一絕緣/鈍化層丨2 8置於基極 1 1 2上，並壞繞基極1 1 2上的其它層。第二絕緣/鈍化層i 26 置於整個黾3曰體之上，不包括金屬電鍍層。電晶體1〇〇各 區域之接點可藉由姓刻絕緣層丨2 6與1 2 8的接點孔、沈積金 屬電鍍層，然後除去多餘的金屬電鍍層而形成。使用相同 的互連金屬電鍍層，以形成集極（丨〇 8 )、基極（丨丨6 )及射極 (124)的獨立互連金屬電鍍層。 _ 與基極及射極接點1 1 4、1 2 2 —樣，集極接點1 〇 6提供 與各自的接點更好的金屬電鍍層附著，且同時使金屬電鍍 層與各接點間具有良好的導電性。集極、基極及射極金^ 電鍍層108、116及124也稱電極或互連。 絕緣/鈍化層1 2 6、1 2 8由適當的介電材料形成。第一 及第二絕緣/鈍化層1 2 6及1 2 8最佳者為S i N，儘管也可使用 其它材料（Si02、聚醯亞胺（p〇lyimide)、BCB)，這取決於 設計及基本材料系統。具體實施例中所示的第一絕緣層 1 2 8比第二絕緣層1 2 6薄。在一實例中，第一絕緣層丨2 8的 厚度可能約5 0奈米’而第二絕緣層丨2 6的厚度可能約1 5 〇奈 米。但是，絕緣層的數目、這些層的厚度及成分可視其中 的裝置及材料特性而變化。

时第二圖顯示沿集極捷接2丨〇之斷面，其跨越一對電晶 體早元2 0 0，並連接此對電晶體單元2〇〇之集極。電晶體單 =〇〇成對排列，彼此對立。電晶體單元對的第一電晶體 202之射極電極124，與電晶體單元對的第二電晶體2〇4連

第9頁 200301966 五、發明說明（7) 接。連接的成對射極也可稱為導電互連124。此導電互連 1 2 4既將射極的熱量擴散，又將與之相連的電晶體單元 2 0 2、2 04之射極接地。 與成對的電晶體單元2〇2、2 0 4相鄰的公用區域2 2 0 ， 乘構成電晶體單元（如子集極、集極）之層，之前已由蝕刻 過程除去。射極互連1 2 4從射極接點1 2 2延伸至絕緣層 126、128之上，並在此相鄰區域wo連接。射極互連124也 根據導電圖案（圖中未顯示）與接地導通孔4 9 〇電性連接及 熱連接。第四圖中顯示接地導通孔490 ，其不在平面上， 因而未在第二圖中顯示。射極互連124可由技藝中熟知的 任何導體形成，如TiPtAu、Cu或A1。 類似於射極互連1 2 4 ’成對電晶體單元2 〇 2、2 0 4的集 極互連2 1 2也與其它電晶體單元的集極互連電性接觸。但 是，當射極互連124置於基板2 0 6表面時，集極互連21 2作 為空橋210連接，其跨越成對的電晶體單元2〇2、204，及 與成對電晶體單元202、204相鄰的區域220。集極互連212 可由技藝中熟知的任何導體形成，如TiPtAu、Cu或A1。 形成空橋2 1 0的方法為半導體製造技藝中所熟知。例 如，為製造集極空橋210，首先在電晶體單元2 02、204及 相鄰區域2 2 0之上，形成一正或負抗光姓犧牲層。為形成 犧牲層，使用一柱層，其定義集極捷接212和下部金屬之 間的接觸，及一橫跨層，其定義集極捷接2 1 2的橫向尺 寸。形成抗光蝕層後，藉由沈積或電鍍製造互連，然後用 一溶劑例如丙酮除去抗光蝕層，保留此氣隙。依據一具體

200301966 五、發明說明（8) 實施例，空橋2丨〇跨越多 第三圖顯示多t晶體單日元^疋丄臺=構。 器3〇〇中電晶體單元3 0 2、3 0 4 3 0 2、3 0 4、3 0 6，及一放大 圖。在第三圖的斷面圖中，顯示06 展斷面 3 〇 4及鄰近的電晶體單元3 〇 4、、 隹' 包日日體早兀3 0 2、 相關的集極接點3 0 δ連接於_ f 。木極互連3 1 2、3 1 4在 =橋。相鄰電晶體單體3’^形/^_成 =捷接川 極捷接31。：空橋:;2，連木虽接^08。因而，-特定的集 *)成對相鄰電晶體單\ )，該橋跨越（即垂直重 —對相鄰電日了豈 、3G4之電晶體單元3G4，及另 同的集極接點3。8的電二=3° ;4 ::田共用-共 基極鎮流電阻哭（ba I f早兀302、3 0 4也共用一共同的 圖，據一個具體實施例顯示之放大器4〇〇的俯視 至小f f：顯示放大器400的電路示意圖。放大器4〇〇包含 數個電曰=ί大态早元41 〇 ，其包含以一或多列排列的複 日日體早凡’如第二圖的電晶體單元2〇2 、2〇4。第二 闺所示的雷曰；^@ _ 兒日日取早兀配置於放大器400中集極捷接450之 r °

敌大Ϊ工至少，一個主放大器單元410，放大器400包含前置 大哭，Ϊ路（前置放大器）420及穩定電路430。配置前置放 ^或第一級放大器4 2 〇，以接收輸入信號及將前置放大 °〜輪出至放大器單元410。前置放大器420包含放大器單

200301966 五、發明說明（9) 元’與每個主放大器單元或第二級放大器4丨〇相比，其具 有較少的電晶體單元及相關的連接元件。偏壓電路4 3 〇建 立兩級放大器400、前置放大器420及主放大器單元410的 直流電流。此外，由於偏壓電路4 3 〇的特性變化係作為溫 度之函數’將追蹤放大階段4丨〇、4 2 〇的溫度，所以偏壓電 路4 3 0也有益於直流偏壓電流的熱穩定性。當前置放大器 420及偏壓電路4 3〇與每個放大器單元41〇的電晶體單元之 基極連接時’共同的輸出連接墊440與第二級放大器410的 電晶體單元之集極連接。

，每列電晶體單元中，列中電晶體之集極藉由跨越該 列各裝置之集極捷接4 5 〇而並聯連接。而集極捷接4 5 〇則連 接至不同位置的共同輸出連接墊440。如此就配置了共同 $=接塾44 0，以接收電晶體單元的射頻信號輸出。 t二 ί出連接塾44 0獲得放大器40 0之輸出信號，並供給 外部兀件（圖中未顯示）。 送4 6 0與提之二似署f置前置放大器4 20，以向-對稱階間饋 5 ♦六。引置放大#號’然後其將該前置放大信號分配 :合為70 ’其與放大器單元41〇中的電晶體單元之基極 —極偏壓捷接480，在每級放大器410、420上設 ί 8第六》圖顯不部分放大器4〇〇沿其中一個基極 ...1 π 面。第六圖顯示的放大器部分5 0 0包含基極捷 二橋5 1 2。因而，對稱階間饋送4 6 〇就向第二

第12頁 200301966

級放大器的電晶體單元之基 放大之輸入作_，以推."：従彳、已由則置放大器420 並聯接點的^相二二f大。與集極捷接提供集極間 間的並聯接觸，基極鎮流電阻直接連=至基極鎮哭流Λ阻502 410、420中夂雪曰騁-- t且伐逆僚主敌大為早兀 ΡΘΛΑ杏中各電日日體早兀的基極端。形成基極捷接5 12梭 的处理步驟及材料與集極捷接4 5 0相同。 45。、18用〇 1 平Ϊ配置於電晶體單元之上的基極捷接 4 5 0 480之組合，即可獲得許多優點，其中一個優點 ίΪίί極捷接4 5 0、4 8 0可省去在晶圓上圖案化的傳統集

元4]0可Λ :第一級砵大器單元4 2 0及第二級放大器單 :“饴小巧’從而也減少了每個放大器單元4 1 0、 曰面積。這樣對於一既定的放大器4 0 0，就可縮小 =片的王體尺寸，因而節省了晶片上的寶貴空間，使一既 疋曰曰圓中了生產更夕的晶片。因此，可減少製造放大哭 =〇所必需的材料量，使得生產放大器4〇〇中造成的基;材 2的浪費與製造成本有所下降。例如，在第四圖的特殊設 什中’利用集極與基極捷接使晶片尺寸分別縮小約2 0 %與 1 3 %。旦要留意，這些數字將隨具體的佈局而變化。此、

外，縮小晶片尺寸允許放大器4 〇 〇選擇更小的封裝。降低 放大器的接地電感也使放大器表現出更高的可用增益，也 可能改善放大器的整體效率。 一 在一具體貫施例中，儘管有一直流電壓偏壓電晶體單 ，之基極，但在其它應用中，可直接從一電源施加直流電 壓。偏壓電路4 3 0連接至電阻元件（如基極鎮流電阻

第13頁 200301966 五、發明說明（11) 、其又經第一互連金屬5 0 6連接至電晶體單元之基 :源極，建立電晶體單:的=偏壓 的電ΐ #蕈二皇熱疋性。儘官共用每個基極鎮流電阻器 同-對電晶體單元，共用一共同的集極接m::共 Ξ:ϊ::;為數f 3它應用中，基極鎮流電阻器數可增 阻器數相同’或降至每四個電晶體單元一個電 具體^例中所示的基極鎮流電阻界用董肢兩日π八 屬製造，具體而言為NiCr，其它合適的：m = :見此類電阻器的另一個方法是，在其中一個磊曰:丄吏二： 極、基極或射極層形成電阻器。對於薄膜:=θ制、土= 阻器及與電阻器連接的一種方法 '卩厂，衣仏電 圖案化抗光蝕劑在基板上製造電阻哭。=隨後移除的一 於電阻器，圖案化另一層抗光 σσ 、化層如s 1 N沈積 ”，在電阻器上形成接觸，點，器的對 阻。沈積並圖案化另一種技 ^中具有足夠的電 之互連，空橋接點部八、、六 鈉，金屬形成電晶體單元 好用與基極和集極ϋ二=3，抗光钱劑。互連金屬最 TWAu。空橋接=接4 =金屬製造，-實例中為 金屬電鍍層。於是步於空橋與電阻器之間接觸的 阻器，偏壓電路：電路的基極捷接，使得經由電 電日日體早兀之基極之間可並聯接觸。基 1 第14頁 200301966

極接點的製造可同時完成，這與放大器中的其它元件一 致。在形成電晶體單元基極之接點中所用的不同金屬及鈍 化層，可用濺射、蒸發、塗佈或其它方式製造。此外，除 了其它傳統的製造步驟外，不需明示的製造步驟可包含在 各步驟之間清潔晶圓。 同一對電晶體單元302、304，共用一共同的集極接點 3^8及基極鎮流電阻器5〇4，也共用一共同的電容器47()。

所置放大器4 2 0的信號經對稱階間饋送4 6 〇流入電容器 4 7 〇 ’然後流入特定的電晶體單元丨〇 〇或電晶體單元對之基 極1 1 2。對稱階間饋送4 6 〇連接至共同的低電極（未顯示）， 其擴展於各電容器4 7 0之下。對稱階間饋送4 6 0與低電極間 的連接置於對稱階間饋送4 6 〇的任一端。空橋4 8 0連接不同 列的電晶體單元1 〇 〇之基極丨丨2，其係大體配置於這些連接 之上。此組相鄰列的電容器4 7 〇重疊一下方電極。電容器 4 7 0用作射頻電路的區塊直流偏壓。改變電容器4 7 〇的數目 和數值可結合基極鎮流電阻器5 〇 4調節響應，且取決於裝 置設計（如除了經銲墊與對稱階間饋送連接的外部電容器 ，電感器）。電容器的頂板（圖中未顯示）與相關的電晶體 單元對之基極連接。

如第四圖和第五圖所示，幾列電晶體單元由一列接地 導通孔4 9 0或幾列電容器4 7 〇分隔，兩者均與幾列電晶體單 元平行。幾列電晶體單元的射極與接地導通孔4 9 0連接， 接地通孔與該電晶體單元相鄰。每列的接地導通孔4 9 0藉 由金屬電鍍層連接，以形成熱接觸及電接觸。因而如圖所

第15頁 200301966 五、發明說明（13) 示，因使用基極捷接4 8 0及集極捷接4 5 0而獲得的額外面 積，用於使金屬電鍍層的接地平面更接近於此列電晶體。 這又會增加第一級放大器4 1 0和第二級放大器4 2 0的熱傳導 性，及降低對地之電感量（由於更接近的緣故）。 接地導通孔包含一些孔，其經由基板#刻隨後經金屬 電鍍塗層處理，因而使電連續通至後側接地平面（未顯 示），即一接地平面置於基板背側。通常接地導通孔可以 是柱形或錐形，但其它形狀如矩形或方形也可以，這取決 於具體的處理過程。在一個具體實施例中，接地導通孔的 深度及基板的厚度約為4 mil。低於約4 in i 1 ’基板就會極 度脆弱，從而增加了裝配的難度。 由於半導體基板與金屬相比熱傳導性相當差，所以接 地導通孔的附加金屬與集極捷接配置及基極源結合，就改 善了電晶體單元的散熱能力。因而在一具體實施例中，經 由增加接地導通孔的數目及尺寸就實現了對電晶體中散熱 的改進。但在所示的具體實施例中，接地導通孔比單體電 晶體單元大，因而每列的導通孔比電晶體單元少，所以導 通孔的尺寸及數目受處理過程和機械基板特徵的限制。 增加射極與接地之間金屬電鍍層的另一個優點是降低 了射極電極的電感。從電的角度，導通孔等效於電感器與 接地電阻器。因而，增加平行導通孔數，則平行電感與電 阻降為Z/N，此處Z為單孔的電感或電阻，N為導通孔數。 這就使電路的電穩定性得到改善。 此外，由於使用集極及基極捷接，從而免除了沿基板

第16頁 200301966 五、發明說明（14) 表面製造集極和基極互連，使接地導通孔的位置，比在傳 統的放大器中更接近於電晶體單元，並降低了電阻和電 感。在一實施例中，電晶體單元與接地導通孔之間的距離 從約3 0微米降為約1 0微米，對地電感降低了 2 3 %。 通常，對一功率放大器，由於電路的穩定性隨電感下 降而改善，所以最好有一較低的對地電感。這使增益增 加，且作為增益之函數的功率附加效率（P A E )也相應增 加。於是因為導通孔更接近於電晶體單元，所以第四圖的 配置與類似的結構（其含有在基板上製造的基極與集極互 連）相比電感下降。不論是增加晶片的外圍或增加操作頻 率，都會增加降低電感的優勢。如第四圖所示，從基板表 面移除集極與基極捷接的另一益處在於’因為GaAs基板是 一損耗很大的媒介，這就進一步提高了功率附加效率。 儘管未顯示，可使用多列電晶體單元，其與相同的集 極墊相連。在此情形中，集極墊的其它集極捷接將連接隨 後列中電晶體單元的集極。對於附加列的電晶體單元，所 用方法與集極連接的相同。 舉例而言，電晶體單元的尺寸通常為，電晶體單元在 第二圖的斷面方向的高度約2 0至3 0微米，電晶體單元的長 度約3 0微米。射極互連的厚度約2 . 2微米，而集極互連的 厚度通常約3微米。空橋厚度約3微米。空橋與底部結構的 最高點之間的最短距離約2至3微米，即此結構頂部的射極 互連與空橋之間的距離。此導通孔可縮小至約5微米，但 通常要大些，以改善電路的散熱。電晶體單元、集極和基

第17頁 200301966 五、發明說明（15) 極捷接及放大器其它組件的尺寸取決於設計的特點，因而 其它尺寸可根據需要製造。 在特定的行動電話中使用之放大器的一個具體實施例 中，放大器的放大範圍約為800 MHz至2. 5 GHz。具體而 言，在一具體實施例中，設計的放大器用於在約8 2 4至8 4 9 Μ Η z的範圍内高效運作。對於此類放大器，小信號與線性 增益通常約2 9分貝，最小輸出功率約2 8 . 5 d B m，相鄰通道 功率比約-4 7 d B c，線性效率至少約3 5 %，C W輸出功率通常 約3 1 . 5 d B m，C W效率約5 1 %，靜止電流約1 0 0毫安培。 在不同的具體實施例中，半導體放大器包括至少一個 放大器單元，其包含基板上的複數個異質接面雙極電晶 體，及至少一個集極捷接，其在一組電晶體上形成空橋。 半導體放大器可替代性地或額外包括導通孔，其經基板使 電晶體射極接地。與之類似，半導體放大器可替代性地或 額外包括至少一基極捷接，連接放大器單元中的電阻元 件，其也在電阻元件上形成空橋。這些具體實施例中，都 有一縮小尺寸的放大器，其增強了散熱能力，降低了對地 電感。 本發明包含一高性能的放大器，其可用於手持式電話 及其它裝置。放大器的其它應用範圍包含用於高功率應用 或通訊中的雷射裝置。儘管已顯示說明了本發明的特定具 體實施例，但仍可做各種修改。因此，將在隨附的申請專 利範圍中，涵蓋遵循本發明之精神與範圍的此類變化與修 改0

第18頁 200301966 圖式簡單說明 第一圖為依據一個具體實施例顯示異質接面雙極電晶 體單元的斷面圖； 第二圖為依據一個具體實施例顯示電晶體單元的斷面 圖， 第三圖為依據一個具體實施例顯示集極捷接跨越幾個 電晶體單元的斷面圖； 第四圖為依據封裝前之一個具體實施例顯示放大器之 俯視圖； 第五圖為依據一個具體實施例之放大器的電路示意 圖；及 第六圖為依據一個具體實施例顯示基極捷接的斷面 圖。 〔主要元件符號對照說明〕 1 00…電晶體單元 1 0 2…基板 1 0 4…子集極 1 06…集極接點 1 1 0…集極 1 1 2…基極 1 1 4。基極接點 1 1 6…互連基極金屬電鍍層 1 1 8…凸出區域 1 2 0…射極 1 22…射極接點

第19頁 200301966 圖式簡單說明 1 2 4…射極 1 2 6…第二絕緣層 1 2 8…第一絕緣層

第20頁

Claims (1)

1. 200301966 六、申請專利範圍 1. 一種半導體放大器 一基板； 包括 至少一個放大器單元，其包含置於 個電晶體單元，各電晶體單元具有集極 一接觸墊向該電晶體單元之該集極 以及 至少一集極捷接，其在一組電晶體 橋，該集極捷接電性連接該集極與該接 2 .如申請專利範圍第1項之半導體放大器 單元為異質接面雙極電晶體單元。 3 .如申請專利範圍第1項之半導體放大器 單元包括： 一子集極置於該基板上，該集極與 觸； 集極接點材料與該子集極電性接觸 料與該集極分離； 一基極與該集極電性接觸； 基極接點材料與該基極電性接觸； 一射極與該基極電性接觸並與該基 離；以及 射極接點材料與該射極電性接觸’ 捷接與該集極接點材料接觸。 4. 如申請專利範圍第1項之半導體放大器 電晶體單元共用集極接點材料及一子集 該基板上的複數 j 提供信號輸出， 單元上形成空 觸墊。 其中該電晶體 其中該電晶體 該子集極電性接 ，該集極接點材 極接點材料分 該至少一個集極 ，其中一對相鄰

   第21頁 200301966 々、申請專利範圍 5 .如申請專利範圍第4項之半導體放大器，其中該集極捷 接一橋與集極接點材料連接，其為第一對相鄰電晶體單 元和鄰近的第二對相鄰電晶體單元之材料。 6 .如申請專利範圍第5項之半導體放大器，其中該集極捷 接之該橋跨越該第一對相鄰電晶體單元中之一電晶體單 元，及該第二對相鄰電晶體單元中之一電晶體單元。 7.如申請專利範圍第1項之該半導體放大器，進一步包 括： 一前置放大器單元，其包含電晶體單元； 配置一對稱階間饋送，以接收該前置放大器單元之 信號輸出；以及 至少一集極捷接，提供該前置放大器單元中該電晶 體單元之集極與該對稱階間饋送之間的電性連接，其中 該前置放大器單元之輸出，係提供作為對該至少一個放 大器單元之輸入。 其中該電晶體 其中該放大器 其中該電晶體 進一步包 8 .如申請專利範圍第1項之半導體放大器 單元係為均勻散熱而配置。 9 .如申請專利範圍第1項之半導體放大器 包括神化蘇（G a A s )。 10 ，如申·請專利範圍第1項之半導體放大器， 單元包括個別臺面結構。 11 .如申請專利範圍第1 項之半導體放大器 括： 一接地平面置於該基板後側，該至少一個放大器單

   第22頁 200301966 六、申請專利範圍 元配置於該基板前側； 複數個電極與該電晶體單元之射極電性連接；以及 複數個接地導通孔穿過該基板，該接地導通孔與電 極連接’並允許直流（D C )與射頻（R F )電流兩者流入該接 地平面。 12.如申請專利範圍第11項之半導體放大器，其中鄰近的 一對電晶體單元之射極經由其中一個電極連接至對應通 孑L 。 1 3 .如申請專利範圍第1 1項之半導體放大器，其中該電晶 體單元排列成列，且電晶體單元每隔一列與該導通孔相 1 4.如申請專利範圍第1 2項之半導體放大器，其中鄰近的 該對電晶體單元包括第一對相鄰電晶體單元中的一個電 晶體單元和第二對相鄰電晶體單元中的一個電晶體單 元，且相鄰電晶體單元對共用集極接點材料與子集極。 1 5 .如申請專利範圍第1 4之項半導體放大器，其中該集極 捷接之橋與鄰近的該對電晶體單元之集極接點材料連 接。 1 6 .如申請專利範圍第1 5項之半導體放大器，其中該集極 捷接之橋跨越鄰近的該對電晶體單元。 1 7.如申請專利範圍第1 1項之半導體放大器，其中該放大 器的導通孔比連接至該導通孔的電晶體單元少。 18. —種半導體放大器，包括： 一基板；

   第23頁 200301966 六、申請專利範圍 . 至少一個放大器單元，其包含置於該 個電晶體單元，該電晶體單元包含基極； 複數個電阻元件與該電晶體單元之基 至少一個基極捷接連接該電阻元件，該至 接在該電阻元件上形成一橋。 1 9.如申請專利範圍第1 8項之半導體放大器 體單元為異質接面雙極電晶體單元。 2 〇 .如申請專利範圍第1 8項之半導體放大器 晶體單元對共用一個電阻元件。 2 1. 如申請專利範圍第1 8項之半導體放大器 晶體單元各有與該電晶體相關之單體電阻 2 2 .如申請專利範圍第1 8項之半導體放大器 體單元包括： 一子集極置於該基板上； 一集極與該子集極電性接觸，該基極 接觸； 集極接點材料與該子集極電性接觸， 料與該集極分離； 基極接點材料與該基極電性接觸； 一射極與該基極電性接觸並與該基極 離；以及 射極接點材料與該射極電性接觸，該 基極接點材料接觸。 2 3 .如申請專利範圍第1 8項之半導體放大器 基板上的複數 極連接；以及 少一個基極捷 ，其中該電晶 ，其中相鄰電 ，其中一組電 元件。 ，其中該電晶 與該集極電性 该集極接點材 接點材料分 基極捷接與該 ，進一步包括

   第24頁 200301966 六、申請專利範圍 偏壓電路，其調節該基極偏壓，並向該基 饋，該基極捷接將該電阻元件電性連接至 2 4.如申請專利範圍第1 8項之半導體放大器： 括： 電容器與該電晶體單元之基極連接； 配置一對稱階間饋送，以接收輸入信 容器提供該輸入信號。 2 5 .如申請專利範圍第2 4項之半導體放大器： 配置一前置放大器單元，以向該對稱階間 入信號，該前置放大器單元包含異質接面 元，及至少一個集極捷接，其提供該前置 該電晶體單元之集極與該對稱階間饋送之 接。 2 6 .如申請專利範圍第1 8項之半導體放大器： 括·· 一接地平面置於該基板後側，該至少 元配置於該基板前側； 複數個電極與該電晶體早元之射極電 複數個接地導通孔穿過該基板，該接 極連接，並允許直流（D C )與射頻（R F )電流 入該接地平面。 2 7 .如申請專利範圍第2 6項之半導體放大器 電晶體單元對之該射極經由其中一個電極 iL 。 極提供熱回 偏壓電路。 進一步包 以及 號，及向該電 進一步包括 饋送提供該輸 雙極電晶體單 放大器單元中 間的電性連 進一步包 一個放大器單 性連接；以及 地導通孔與電 的至少一種流 其中鄰近的 連接至對應通

   第25頁 200301966 六、申請專利範圍 ，其中該電晶 _其中電晶體 1其中該放大 元少。 ^其中該電晶 1其中該放大 1其中每個電 其中該基極 及一對電晶體 2 8 .如申請專利範圍第2 6項之半導體放大器 體單元排列成列。 2 9 .如申請專利範圍第2 8項之半導體放大器 單元每隔一列與該導通孔相鄰。 3 0 .如申請專利範圍第2 6項之半導體放大器 器的導通孔比連接至該導通孔的電晶體單 3 1 .如申請專利範圍第1 8項之半導體放大器 體單元為均勾散熱而配置。 3 2 .如申請專利範圍第1 8項之半導體放大器 器包括G a A s。 3 3 .如申請專利範圍第1 8項之半導體放大器 晶體包括單體臺面結構。 3 4 .如申請專利範圍第2 0項之半導體放大器 捷接之至少一橋跨越其中一個電阻元件， 單元之基極的互連。 35. —種半導體放大器，包括： 複數個電晶體 至少一個放大器單元，其包含一基板上的 單元； 至少一集極捷接，其在一組電晶體單元上形成空 橋，並構成該集極之間的電性連接； 複數個電阻元件與該電晶體單元之基極連接；以及 至少一個基極捷接連接該電阻元件，該至少一個基 極捷接在该電阻元件上形成空橋。 3 6 .如申請專利範圍第3 5項之半導體放大器，其中該電晶

   第26頁 200301966 六、申請專利範圍 體單元為異質接面雙極電晶體單元。 37. 如申請專利範圍第3 5項之半導體放大器，其中一對相 鄰電晶體單元共用集極接點材料及子集極。 3 8 .如申請專利範圍第3 7項之半導體放大器，其中該集極 捷接之橋與集極接點材料連接，其為第一對相鄰電晶體 單元和鄰近的第二對相鄰電晶體單元之材料。 3 9 .如申請專利範圍第3 8項之半導體放大器，其中該集極 捷接之橋跨越該第一對相鄰電晶體單元中之一電晶體單 元，及該第二對相鄰電晶體單元中之一電晶體單元。 4 0 .如申請專利範圍第3 9項之半導體放大器，其中該對相 鄰電晶體單元共用一個電阻元件。 4 1. 如申請專利範圍第3 5項之半導體放大器，進一步包括 偏壓電路，其調節該基極偏壓，並向該基極提供熱回 饋’該基極捷接將該電阻元件電性連接至該偏壓電路。 4 2 .如申請專利範圍第3 5項之半導體放大器，進一步包 括： 電容器與該電晶體單元之該基極連接；以及 配置一對稱階間饋送，以接收輸入信號，及向該電 容器提供該輸入信號。 43.如申請專利範圍第42項之半導體放大器，進一步包括 配置一前置放大器單元，以向該對稱階間饋送提供該輸 入信號，該前置放大器單元包含異質接面雙極電晶體單 元，及至少一個集極捷接，其提供該前置放大器單元中 之電晶體單元之集極與該對稱階間饋送之間的電性連

   200301966 六、申請專利範圍 接。 4 4.如申請專利範圍第3 5項之半導體放大器，其中該基極 捷接的至少一橋跨越其中一個電阻元件，及一對電晶體 單元之基極的互連。 4 5 .如申請專利範圍第3 5項之半導體放大器，進一步包 括： 一接地平面置於該基板後側，該至少一個放大器單 元配置於該基板前側； 複數個電極與該電晶體單元之射極電性連接；以及 複數個接地導通孔穿過該基板，該接地導通孔與電 極連接，並允許直流（D C )與射頻（R F )電流兩者流入該接 地平面。 4 6 .如申請專利範圍第4 5項之半導體放大器，其中鄰近的 一對電晶體單元之射極經由其中一個電極連接至對應通 孑L 。 4 7.如申請專利範圍第4 6項之半導體放大器，其中該對鄰 近的電晶體單元包括：第一對相鄰電晶體單元的其中一 個電晶體單元和第二對相鄰電晶體單元的其中一個電晶 體單元，一對相鄰電晶體單元共用集極接點材料與子集 極。 4 8.如申請專利範圍第4 7之半導體放大器，其中該集極捷 接之橋與鄰近的該對電晶體單元之集極接點材料連接。 4 9 .如申請專利範圍第4 8之半導體放大器，其中該集極捷 接之橋跨越鄰近的該對電晶體單元。

   第28頁 200301966 六、申請專利範圍 5 〇 .如申請專利範圍第4 9項之半導體放大器，其中該對相 鄰電晶體單元共用一個電阻元件。 5 1 .如申請專利範圍第4 4項之半導體放大器，其中該電晶 體單元排列成列。 ： 5 2 .如申請專利範圍第5 1項之半導體放大器，其中電晶體 ♦ 單元每隔一列與該導通孔相鄰。 ‘ 5 3 .如申請專利範圍第3 5項之半導體放大器，其中該放大 器包括GaAs 。

   第29頁