TH54005A - วิธีการของการสร้างตัวเก็บประจุแบบมอสและตัวเก็บประจุพอลิ-พอลิชนิดซ้อนเรียงโดยใช้แบบแผนการรวมชนิดซิลิคอนเจอร์เมไนด์ - Google Patents

วิธีการของการสร้างตัวเก็บประจุแบบมอสและตัวเก็บประจุพอลิ-พอลิชนิดซ้อนเรียงโดยใช้แบบแผนการรวมชนิดซิลิคอนเจอร์เมไนด์

Info

Publication number
TH54005A
TH54005A TH101001164A TH0101001164A TH54005A TH 54005 A TH54005 A TH 54005A TH 101001164 A TH101001164 A TH 101001164A TH 0101001164 A TH0101001164 A TH 0101001164A TH 54005 A TH54005 A TH 54005A
Authority
TH
Thailand
Prior art keywords
poly
layer
capacitors
moss
polysilicon
Prior art date
Application number
TH101001164A
Other languages
English (en)
Inventor
ดี. คูลบอกห์ นายดักลาส
สจ๊วต ดันน์ นายเจมส์
อาร์เธอร์ เอสที. อองจ์ นายสตีเฟน
Original Assignee
นายดำเนิน การเด่น
นายต่อพงศ์ โทณะวณิก
นายวิรัช ศรีเอนกราธา
นายจักรพรรดิ์ มงคลสิทธิ์
Filing date
Publication date
Application filed by นายดำเนิน การเด่น, นายต่อพงศ์ โทณะวณิก, นายวิรัช ศรีเอนกราธา, นายจักรพรรดิ์ มงคลสิทธิ์ filed Critical นายดำเนิน การเด่น
Publication of TH54005A publication Critical patent/TH54005A/th

Links

Abstract

DC60 (30/05/44) ตัวเก็บประจุแบบพอลิ-พอลิ/มอสชนิดซ้อนเรียงจะเป็นประโยชน์ในฐานะเป็นส่วนประกอบใน อุปกรณ์แบบไบซีมอสซึ่งประกอบรวมด้วย ซับสเทรทชนิดสารกึ่งตัวนำซึ่งมีและบริเวณของรูปแบบ สภาพนำลำดับที่หนึ่ง ซึ่งก่อรูปอยู่ในพื้นผิวของซับสเทรทดังกล่าว ออกไซด์เกตซึ่งก่อรูปบน ซับสเทรทชนิดสารกึ่งตัวนำดังกล่าวที่ซ้อนทับเหนือบริเวณของรูปแบบสภาพนำลำดับที่หนึ่งดังกล่าว ชั้นพอลิซิลิคอนลำดับที่หนึ่งที่ก่อรูปบนชั้นออกไซด์เกตเป็นอย่างน้อยที่สุด ชั้นพอลิซิลิคอนลำดับที่ หนึ่งดังกล่าวจะได้รับการเจือด้วยสิ่งเจือปนชนิดเอ็นหรือชนิดพี ชั้นไดอิเล็กทริกซึ่งก่อรูปบน ชั้นพอลิซิลิคอนลำดับที่หนึ่งดังกล่าว และ ชั้นพอลิซิลิคอนลำดับที่สองซึ่งก่อรูปบนชั้นไดอิเล็กทริก ชั้นพอลิซิลิคอนลำดับที่สองดังกล่าวจะได้รับการเจือปนด้วยสิ่งเจือปนชนิดเดียวกันหรือต่างชนิดจาก ชั้นพอลิซิลิคอนลำดับที่หนึ่ง ตัวเก็บประจุแบบพอลิ-พอลิ/มอสชนิดซ้อนเรียงจะเป็นประโยชน์ในฐานะเป็นส่วนประกอบใน อุปกรณ์แบบไบซีมอสซึ่งประกอบรวมด้วย ซับสเทรทชนิดสารกึ่งตัวนำซึ่งมีและบริเวณของรูปแบบ สภาพนำลำดับที่หนึ่ง ซึ่งก่อรูปอยู่ในพื้นผิวของซับสเทรทดังกล่าว ออกไซด์เกตซึ่งก่อรูปบน ซับสเทรทชนิดสารกึ่งตัวนำดังกล่าวที่ซ้อนทับเหนือบริเวณของรูปแบบสภาพนำลำดับที่หนึ่งดังกล่าว ชั้นพอลิซิคอนลำดับที่หนึ่งที่ก่อรูปบนชั้นออกไซด์เกตเป็นอย่างน้อยที่สุด ชั้นพอลิซิคอนลำดับที่ หนึ่งดังกล่าวจะได้รับการเจือด้วยสิ่งปนชนิดเอ็นหรือชนิดพี ชั้นไดอิเล็กทริกซึ่งก่อรูปบน ชั้นพอลิซิคอนลำดับที่หนึ่งดังกล่าว และ ชั้นพอลิซิคอนลำดับที่สองซึ่งก่อรูปบนชั้นไดอิเล็กทริก ชั้นพอลิซิคอนลำดับที่สองดังกล่าวจะได้รับการเจือปนด้วยสิ่งเจือปนชนิดเดียวกันหรือต่างชนิดจาก ชั้นพอลิซิคอนลำดับที่หนึ่ง

Claims (1)

1. ตัวเก็บประจุแบบพอลิ-พอลิ/มอสชนิดซ้อนเรียงซึ่งประกอบรวมด้วย ซับเทรทชนิดสารกึ่งตัวนำซึ่งมีและบริเวณของรุปแบบสภาพนำลำดับที่หนึ่ง ซึ่งก่อรูปอยู่ใน พื้นผิวของซับสเทรทดังกล่าว ออกไซด์เกตซึ่งก่อรูปบนซัลสเทรทชนิดสารกึ่งตัวนำดังกล่าวที่ซ้อนทับเหนือบริเวณของ รูปแบบสภาพนำลำดับที่หนึ่งดังกล่าว ชั้นพอลิซิคอนลำดับหหนึ่งที่ก่อรูปบนขั้นออกไซด์เกตเป็นอย่างน้อยที่สุด ชั้นพอลิซิคอน ลำดับที่หนึ่งดังกล่าวจะได้รับการเจือด้วยสิ่งเจือปนชนิดเอ็นหรือชนิดพี ชั้นไดอิเล็กทริกซึ่งก่อรุปบนชั้นพอลแท็ก :
TH101001164A 2001-03-27 วิธีการของการสร้างตัวเก็บประจุแบบมอสและตัวเก็บประจุพอลิ-พอลิชนิดซ้อนเรียงโดยใช้แบบแผนการรวมชนิดซิลิคอนเจอร์เมไนด์ TH54005A (th)

Publications (1)

Publication Number Publication Date
TH54005A true TH54005A (th) 2002-11-22

Family

ID=

Similar Documents

Publication Publication Date Title
MY133800A (en) Poly-poly/mos capacitor having a gate encapsulating first electrode layer and method of fabricating same
CN100477214C (zh) 集成电路的电容器结构及其制造方法
KR950030342A (ko) 반도체 집적회로 장치 및 그 제조방법
EP1150344A3 (en) Semiconductor device having ferroelectric thin film and fabricating method therefor
WO2006023026A3 (en) Method of forming a semiconductor device and structure thereof
KR910013571A (ko) 유전물질에 의해 분리되어 있는 전극쌍이 포함된 다양한 소자를 구비한 직접회로의 제조방법
US7592658B2 (en) Method of forming a semiconductor device having a capacitor and a resistor
KR950015787A (ko) 반도체 기억장치 및 그 제조방법
TH54005A (th) วิธีการของการสร้างตัวเก็บประจุแบบมอสและตัวเก็บประจุพอลิ-พอลิชนิดซ้อนเรียงโดยใช้แบบแผนการรวมชนิดซิลิคอนเจอร์เมไนด์
KR20060096603A (ko) 그라운드 실드층을 포함하는 mim 커패시터
US20090161291A1 (en) Capacitor for Semiconductor Device and Method of Manufacturing the Same
KR100644526B1 (ko) 엠보싱형 커패시터의 제조 방법
KR960015918A (ko) 반도체 소자의 캐패시터 구조 및 그 제조방법
JP2007519217A5 (th)
WO2007030231A3 (en) Registration mark within an overlap of dopant regions
US7067891B2 (en) Sensor element having elevated diode with sidewall passivated bottom electrode
TWI842474B (zh) 異質整合電容器以及金屬-氧化物-金屬電容器
US20030232482A1 (en) Microelectronic fabrication having fabricated therein spatially overlapping capacitor structures
KR100778878B1 (ko) 반도체 소자의 수동 소자 제조 방법
KR100271805B1 (ko) 트랜지스터및 그 제조 방법
KR0154807B1 (ko) 커패시터 및 그의 제조방법
KR100578236B1 (ko) Pip 커패시터 및 그 제조 방법
KR950001926A (ko) 반도체소자 제조방법
KR0183046B1 (ko) 게이트전극 및 그 제조방법
KR100948306B1 (ko) 고전압 트랜지스터의 제조 방법