TH54005A

TH54005A - Methods for constructing moss capacitors and stacked poly-poly capacitors using a silicon germenide combination scheme.

Info

Publication number: TH54005A
Application number: TH101001164A
Authority: TH
Inventors: ดี. คูลบอกห์ นายดักลาส; สจ๊วต ดันน์ นายเจมส์; อาร์เธอร์ เอสที. อองจ์ นายสตีเฟน
Original assignee: นายดำเนิน การเด่น; นายต่อพงศ์ โทณะวณิก; นายวิรัช ศรีเอนกราธา; นายจักรพรรดิ์ มงคลสิทธิ์
Filing date: 2001-03-27
Publication date: 2002-11-22

Abstract

DC60 (30/05/44) ตัวเก็บประจุแบบพอลิ-พอลิ/มอสชนิดซ้อนเรียงจะเป็นประโยชน์ในฐานะเป็นส่วนประกอบใน อุปกรณ์แบบไบซีมอสซึ่งประกอบรวมด้วย ซับสเทรทชนิดสารกึ่งตัวนำซึ่งมีและบริเวณของรูปแบบ สภาพนำลำดับที่หนึ่ง ซึ่งก่อรูปอยู่ในพื้นผิวของซับสเทรทดังกล่าว ออกไซด์เกตซึ่งก่อรูปบน ซับสเทรทชนิดสารกึ่งตัวนำดังกล่าวที่ซ้อนทับเหนือบริเวณของรูปแบบสภาพนำลำดับที่หนึ่งดังกล่าว ชั้นพอลิซิลิคอนลำดับที่หนึ่งที่ก่อรูปบนชั้นออกไซด์เกตเป็นอย่างน้อยที่สุด ชั้นพอลิซิลิคอนลำดับที่ หนึ่งดังกล่าวจะได้รับการเจือด้วยสิ่งเจือปนชนิดเอ็นหรือชนิดพี ชั้นไดอิเล็กทริกซึ่งก่อรูปบน ชั้นพอลิซิลิคอนลำดับที่หนึ่งดังกล่าว และ ชั้นพอลิซิลิคอนลำดับที่สองซึ่งก่อรูปบนชั้นไดอิเล็กทริก ชั้นพอลิซิลิคอนลำดับที่สองดังกล่าวจะได้รับการเจือปนด้วยสิ่งเจือปนชนิดเดียวกันหรือต่างชนิดจาก ชั้นพอลิซิลิคอนลำดับที่หนึ่ง ตัวเก็บประจุแบบพอลิ-พอลิ/มอสชนิดซ้อนเรียงจะเป็นประโยชน์ในฐานะเป็นส่วนประกอบใน อุปกรณ์แบบไบซีมอสซึ่งประกอบรวมด้วย ซับสเทรทชนิดสารกึ่งตัวนำซึ่งมีและบริเวณของรูปแบบ สภาพนำลำดับที่หนึ่ง ซึ่งก่อรูปอยู่ในพื้นผิวของซับสเทรทดังกล่าว ออกไซด์เกตซึ่งก่อรูปบน ซับสเทรทชนิดสารกึ่งตัวนำดังกล่าวที่ซ้อนทับเหนือบริเวณของรูปแบบสภาพนำลำดับที่หนึ่งดังกล่าว ชั้นพอลิซิคอนลำดับที่หนึ่งที่ก่อรูปบนชั้นออกไซด์เกตเป็นอย่างน้อยที่สุด ชั้นพอลิซิคอนลำดับที่ หนึ่งดังกล่าวจะได้รับการเจือด้วยสิ่งปนชนิดเอ็นหรือชนิดพี ชั้นไดอิเล็กทริกซึ่งก่อรูปบน ชั้นพอลิซิคอนลำดับที่หนึ่งดังกล่าว และ ชั้นพอลิซิคอนลำดับที่สองซึ่งก่อรูปบนชั้นไดอิเล็กทริก ชั้นพอลิซิคอนลำดับที่สองดังกล่าวจะได้รับการเจือปนด้วยสิ่งเจือปนชนิดเดียวกันหรือต่างชนิดจาก ชั้นพอลิซิคอนลำดับที่หนึ่ง DC60 (30/05/44) Stacked poly-poly / moss capacitors are useful as a component in A bisemos device which includes A semiconductor substrate with and form area First order Which forms in the surface of the substrate Oxide gates which form on The semiconductor substrates superimposed over the area of the first precedence pattern. The first polysilicon layer formed on the oxide gate layer at least. 1st class polysilicon One such one will be doped with a type N or P impurity. Dielectric layer which forms the upper The first polysilicon layer and the second polysilicon layer formed on the dielectric layer. Such second-order polysilicon layers are then treated with the same or different impurities from First class polysilicon The stacked poly-poly / moss capacitors are useful as a component in the A bisemos device which includes A semiconductor substrate with and form area First order Which forms in the surface of the substrate Oxide gates which form on The semiconductor substrates superimposed over the area of the first precedence pattern. 1st polyicon layer forming at least the oxide gate layer. Class No. Polysicon One of them will be laced with a N-type or P-type. Dielectric layer which forms the upper The aforementioned first polyicon layer and the second polyiconon layer formed on the dielectric layer. The aforementioned second-order polysacon layer will be treated with the same or different impurities from First class polyicon

Claims

1. A stacked poly-poly / moss capacitor comprised of A semiconductor substrate with and area of the first conductive model. Forming in The surface of the substrates Oxide gates formed on such semiconductor sulfates superimposed over the area of The first such condition The first polycononate layer formed at least on the oxide gate stage. Polycon floor The first such order was doped with either a N-type or a P-type. Dielectric layer formed on the Pall layer