SU970685A1 - Преобразователь код-момент времени - Google Patents

Description

Изобретение относитс  к импульсгной технике, а именно к преобразовател м кода в непрерывную величину, и может быть использовано,.в частности при обработке сигналов в измерительных системах импульсной локации и дальнометрии .

Известен .преобразователь код-временной интервал, содержащий генератор эталонной частоты, триггер, два элемента И, схему совпадени , кодирующее устройство, элемент задержки и счетчик единичных приращений 1.

Данный преобразователь основан на суммировании приращений счетчиком , в которлй предварительно вводитс  код, обратный преобразуемому. Временной интервал формируетс  от момента началу счета до момента достижени  счетчиком определенного состо ни , например нулевого.

Однако данное устройство обладает ограниченными функциональными возможност ми и не позвол ет получить на выходе серию взаимосв згшных временных интервалов из-за затрат времени на ввод в счетчик кода между цикла и.

Известен преобразователь кода во временной интервал,-содержащий генератрр эталонной частоты, счетчик единичных приращений, регистр преобразуемого кода и кодовый компаратор , входы которого подключены к соответствукицим выходс1М счетчика и регистра , а выход - к первому входу первого элемента И и R-входу RS-триггера , выход которого соединен с первым входом второго элемента И, вто10 рой вход которого подключен к выходу генератора и второму входу первого элемента И, а выход - к счетному входу счетчика С2.

Недостатком известного устройст15 ва  вл етс  низка  надежность работы при широкодиапазонных преобразовани х кодов большой разр дности, котора  обусловлена тем, что момент времени, соответствующий концу форми20 руемого интервала, выдел етс  путем одновременного во всех разр дах сравнени  текущего кода с заданным . Дл  исключени  возможности по влени  на выходе кодового компа25 ратора ложных сигналов счетчик единич ных приращений должен быть выполнен полностью синхронным. Однако реализаци  СИ12ХРОННОГО счетчика большой разр дности сопр жена с его зна-.

Claims (2)

1. 30 чительным усложнением и возрастанием объема оборудовани , что повышает веро тность отказа какого-либо эле та и сбоев в работе. Кроме того, синхронный счетчик должен быть выполнен на однородных по быстродействию элементах, что также усложн ет его реализацию, в результате чего снижаетс  надежность работы преобразовател  в целом. Цель изобретени  - повышение на дежности преобразовани . Поставленна  цель достигаетс  т что в преобразователь код-момент времени, содержащий генератор эталонной частоты, п-каскадный счетчи единичных приращений, регистр кода и выполненный на п блоках сравнени  кодовый компаратор, входы кото рого соединены соответственно с вы ходами счетчика единичных приращений и регистра кода, дополнитель но введены п блоков фиксации совпа дени  кодов, при этом выход генератора эталонной частоты соединен с входом первого счетного каскада счетчика единичных, приращений и первым входом первого блока фиксац совпадени  кодов, первые входы остальных блоков фиксации совпадени  кодов соединены с входами соответствующих каскадов счетчика единич . ных приращений, вторые входлл блоко фиксации совпадени  кодов подключены к выходам соответствующих бло ков сравнени  кодового компаратора третий вход п-го блока фиксации со ладени  кодов соединен с шиной запуска , третьи входы остальных блоков фиксации совпадени  кодов соединены с выходами последующих блоков фиксации совпадени кодов, 7 ч вертые входы блоков фиксации совпа дени  кодов подключены к шине уста новки исходного состо ни . Причем блок фиксаций совпадени  кодов содержит последовательно включенные элемент И и D-триггер, информационный D-вход которого соединен с выходом элемента И, входы которого подключены соответственно к второму и третьему входам блока фиксации совпадени  кодов, первый и четвертый входы которого соединены соответственно с С- и R-входами D-триггера, выход которого подключен к выходу блока фиксации совпадени  кодов. При введении упом нутых отличительных признаков счетчик единичных приращений выполн етс  в виде после довательно включенных счетных каскадов , т.е. по принципу асинхронной св зи синхронных каскадов ограниченной разр дности. При этом каскадьа , функционирующие на более низкой частоте счета могут быть выполнены на элементах более низкого быстродействи . Все это в целом повышает надежность работы устройства при практическом отсутствии ограничений на разр дность преобразуемых кодов. На чертеже представлена структурна  схема предлагаемого преобразовател . Преобразователь код-момент времени содержит генератор 1 эталонной частоты, счетчик 2 единичных приращений , регистр 3 преобразуемого кода, кодовый компаратор 4 и п блоков фиксации совпадени  кодов. Счетчик 2 единичных приращений в виде п последовательно соединенных счетных каскадов , а кодовый компаратор 4 выполнен в виде п блоков сравнени . Выход генератора 1 эталонной частоты подключен к входу первого каскада счетчика 2. Выходы каскадов счетчика 2 соединены с входами соответствующих блоков . кодового компаратора 4,к другим входам которых подключены выходы регистра 3 преобразуемого кода . Первые входы блоков фиксации совпадени  кодов подключены соответственно к входам счетных каскадов вторые входы блоков фиксации совпадени  кодов подключены соответственно к выходам блоков сравнени  кодового компаратора 4, выход блока фиксации совпадени  кодов соединен с выходной шиной 10 преобразовател , выходы блоков фиксации совпадени  кодов подключены соответственно к третьим входам блоков , третий вход блока соединен с шиной 11 запуска, четвертые входы блоков соединены с шиной 12 установки в. исходное нулевое состо ние. Каждый из блоков фиксации совпадени  кодов содержит соединенные последовательно элемент И 13 и D-триггер 14 ,выход элемента И 13 подключен к информационному D-входу триггера 14, С-вход синхронизации триггера 14 образует первый вход 6 блока 5, входы элемента И 13 образуют соответственно второй вход 7 и третий вход 8 блока 5, R-вход триггера 14 образует четвертый вход 9 блока 5, а выход D-триггера 14  вл етс  выходом блока 5. Преобразователь работает следующим образом.. В исходном состо нии сигналы с выхода генератора 1 эталонной частоты поступают на вход соединенной последовательно цепочки счетный каскадов счетчика 2 единичных приращений. Счетчик 2 непреривно подсчитывает число поступивших на его вход импульсов, причем в каждом его каскаде осуществл етс  синхронный счет,св зь между каскадами - ас хронна . В результате непрерывноциклического счета импульсов с эталонной частотой повторени  на выходах каждого каскада счетчика 2 формируетс  квантованна  шкапа текущего времени заданна , например в натурашьном двоичном коде. Началу преобразовани  код - момент времени предшествует установка в исходное нулевое состо ние D-триг геров 14 блоков фиксации совпадени  кодов. Затем в регистр 3 вводитс  код, которого в каждой из групп его разр дов, подаваемых на соответствующие блоки 4 1-4 п-1 срав нени , старший разр д группы имеет значение, инверсное по от ношению к значению соответствующего разр да кодового эквивалент воспроизводимого момента времени пр его задании в натуральном двоичном коде. Преобразование начинаетс  при подаче на шину 11 запуска , котора , поступа  на вход блока дает разрешение в этот блок на фиксацию сигнала о совпадении кодов формируемого блоком кодового компаратора 4 при установлении на в ходах счетного каскада кода сов падающего с кодом в соответствующей группе разр дов регистра 3. Разрешение на фиксацию сигнала о совпадении кодов означает подачу с входа 8 блока 5 на один из входов элемента И 13, в результате чего элемент И 13 подготавливаетс  пропусканию сигнала i о совпаде нии кодов с входа 7 блока 5 на информационный D-вход триггера 14. Пр по влении на выходе блока сравн ни  сигнала о совпадении кодов в ви де , длительностью равной периоду частоты счетного сигнала на входе каскада и поступающего далее на вход блока , производитс  его фиксаци  в блоке положительным фронтом входного дл  каскада счетного сигнала, подаваемого также на вход блока . Фиксаци  сигнала о совпадении ко дов, формируемого блоками сравнени , производитс  положительным фронтом того счетного сигнала, по отрицательному фронту которого, перектпочаютс  (измен ют свое кодовое состо ние) соответствующие счетные каскады . результате этого момент фиксации сигнала о совпадении кодов, всегда приходитс  на устойчивые состо ни  счетных каскадов и примерно на середину длительности сигнала о совпадении кодов, чем исключаетс  возможность фиксации в триггерах 14 блоков ложных сигналов (иголок), возникающих на выходах блоков сравнени  в моменты прирашени  кодового состо ни  счетных каскадов, происход щие по отрицательному фронту счетного сигнала. После фиксации в блоке сигнала о совпадении кодов в счетном каскаде в соответствующей груп .пе разр дов регистра 3, на выходе блока . по вл етс  , котора , поступа  на вход блока , дает разрешение на фиксацию в нем сигнала о совпадении кодов, формируемого блоком при установлении на выходах каскада кода, совпадающего с кодом в соответствующей группе разр дов регистра 3. В момент по влени  на выходе блока 1 , дающей разрешение на фиксацию в предыдущий блок , на выходах счетного каскада присутствует код, в старшем разр де которого - 1 а в остальных разр дах - О. Поэтому первой кодовой комбинацией, котора  может быть выделена блоком сравнени  с фиксацией сигнала о выделении в блоке 5 п-1 после получени  разрешени  на Фиксацию из блока ,  вл етс  кодова  комбинаци , содержаща  Ч в старшем разр де и в остальных разр дах. Эта кодова  комбинаци  соответствует комбинации все нули в соответствуклцих разр дах кодового эквивалента воспроизводимого момента времени при его прюдставлении В натуральном двоичном коде . Фиксаци  сигнала о совпадении кодов в блоке производитс  положительным фронтом входного счетного сигнала каскада , подаваемого также на вход блока . После фиксации в блоке сигнала о совпадении кодов на выходах счетного каскада и в соответствующей группе разр дов регистра 3 на выходе блока по вл етс  , дающа  разрешение на фиксацию сигнала совпадени  кодов в блок . Далее преобразователь работает аналогично. Таким образом, происходит последовательна  фиксаци  сигналов о совпадении кодовых состо ний счетных каскадов с соответствующими группами разр дов регистра 3, начина  с групп старших разр дов. Полохсительный фронт сигнала, по вл ющийс  на выходе блока , и следовательно на шине 10 в момент фиксации сигнала совпадени  кодов на выходах счетного каскада с соответствующей группой разр дов регистра 3 задает момент времени, соответствующий преобразуемому коДУ . После окончани преобразовани  каждый из блоков .устанавливдетс  в исходное нулевое состо ние следующим после окончани  сигнала совпадени  кодов на входе 7 блока 5 положительным фронтом, соответствующего счетного сигнала, поступающего на вход 6 блока 5 и следовательно на С-вход триггера 14. Длительность i на выходной шине 10 равна периоду генератора 1. Таким образом, предлагаемый пре образователь в целом представл етс  цепочкой структурно однородных .каскадов, взаимодействие которых ос 14ествл етс  последовательно во времени и асинхронно. Требовани  к син хронности счета возникают только на уровне каскада ограниченной разр дности (принципиально каскад может с держать только один счетный разр д, т.е. счетчик в целом может быть пол ностью асинхронным). Это обсто тель ство, а также возможность применени в предлагаемом устройстве элементов пониженного по мвре роста числа кас кадов быстродействи  обеспечивают предлагаемому устройству более высокую надежность. . . Формула изобретени  1. Преобразователь код-момент вр мени, содержащий генератор эталошю частоты , п - каскадный счетчик един ных приращений, регистр кода и выпо ненный на п блоки - сравнени  кодовы компаратор, входы которого соединен соответственно с выходами счетчика единичных приращений и регистра кода ,отли чающий с   тем, что, с целью повышени  надежности : преобразовани , в него дополнительно введены п блоков фиксации совпадени  код СЭВ, при этом выход генератора эталонно ; частоты соединен с входом первого счетного каскада счетчика единичных приращений и первым входом первого блока фиксации совпадени  кодов, первые входы остальных блоков фиксации совпадени  кодов соединены с входами соответствующих каскадов счетчика единичных приращений , вторые входы блоков фикса- . ции совпадени  кодов подключены к выходам соответствующих блоков сравнени  кодового компаратора, третий вход п-го блока фиксации совпадени  кодов соединен с шиной запуска, третьи входы остальных блоков фиксации совпадени  кодов соединены с выходами последующих блоков фиксации совпадени  кодов, а четвертые входы блоков фиксации подключены к шине установки исходного состо;1ни . , 2. Преобразователь по п.1 отличающийс  тем, что блок фиксации совпадени  кодов выполнен на последовательно соединенных элементе И и D-триггере, информационный D-вход которого соединен с выходом элемента И, входы которого подключены соответственно ко второму и третьему входам блока фиксации совпадени  кодов, первый и четвертый входы которого соединены ссГответственно с С- и R-входами D-триггера, выход которого .подключен к выходу блока фиксации совпадени  кодов. . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР №363207, кл. Н 03 К 13/20, 24.05.71.,
2. 2.Гихис Э.И. Преобразователи информации дл  электронных цифронлх вычислительных устройств. М., 1975, с. 268-270, рис. 6-9 б (прототип).