SU970464A2 - Memory with simultaneous access to several words - Google Patents

Memory with simultaneous access to several words Download PDF

Info

Publication number
SU970464A2
SU970464A2 SU813273796A SU3273796A SU970464A2 SU 970464 A2 SU970464 A2 SU 970464A2 SU 813273796 A SU813273796 A SU 813273796A SU 3273796 A SU3273796 A SU 3273796A SU 970464 A2 SU970464 A2 SU 970464A2
Authority
SU
USSR - Soviet Union
Prior art keywords
address
outputs
register
elements
write
Prior art date
Application number
SU813273796A
Other languages
Russian (ru)
Inventor
Владимир Фрицович Зелтиньш
Леонид Павлович Лобанов
Владимир Иванович Горбенко
Геннадий Сергеевич Тимофеев
Original Assignee
Киевское высшее инженерное радиотехническое училище ПВО
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевское высшее инженерное радиотехническое училище ПВО filed Critical Киевское высшее инженерное радиотехническое училище ПВО
Priority to SU813273796A priority Critical patent/SU970464A2/en
Application granted granted Critical
Publication of SU970464A2 publication Critical patent/SU970464A2/en

Links

Landscapes

  • Complex Calculations (AREA)

Description

Изобретение относитс  к запоминающим устройствам и может быть использовано , в частности в системах napaiiлельной обработки информации.The invention relates to storage devices and can be used, in particular, in data processing processing systems.

По основному авт.св. № 542241 известно запоминающее устройство с одновременной выборкой нескольких слов, содержащее матрицу из m запоминающих элементов, адресный блок, п регистров направлении выборки и плт элементов И, первые входы которых подключены к выходам соответствующих запоминающих элементов, вторые - к выходам ъцресного блока, а выходы - к соотЬетствующим входам регистров направлений выборки.According to the main auth. No. 542241 a memory device with simultaneous sampling of several words is known, containing a matrix of m storage elements, an address block, n registers of the sampling direction, and an I component, the first inputs of which are connected to the outputs of the corresponding storage elements, the second to the outputs of the redreactor, and the outputs to the corresponding inputs of the sample direction registers.

В этом устройстве не предусматриваетс  разрешение конфликтных ситуаций , возникающих при обращении к и той же  чейке пам ти на выборку по ,одной магистрали и одновременно на запись информации по другой. В такой ситуации считываетс  искажен:ное слово, представл ющее собой,как правило, поразр дную дизъюнкцию предыдущего и последующего записанных слов. Это снижает надежность устройства .This device does not provide for the resolution of conflict situations arising when accessing the same memory cell per sample by one trunk and simultaneously writing information on another. In such a situation, a distorted word is read: a word that represents, as a rule, a fractional disjunction of the previous and subsequent written words. This reduces the reliability of the device.

Цель изобретени  - повышение надежности устройства.The purpose of the invention is to increase the reliability of the device.

Поставленна  цель достигаетс  тем, что в запоминающее устройство с одновременной выборкой нескольких слов , введены адресный блок записи, триггеры сбо , регистр направлений записи и две группы элементов И, причем первые входы элементов И первой группы подключены к выходам адресного блока записи, вторые - к выходам ад10 ресного блока, а выходы - ко входамThe goal is achieved in that a memory device with simultaneous sampling of several words, an address write block, a flip-flop trigger, a write direction register and two groups of AND elements are entered, the first inputs of the AND elements of the first group are connected to the outputs of the write address block, the second to the outputs the external unit and the outputs to the inputs

триггеров сбо , выходы которых ЯВ.Г1ЯЮТс  выходами устройства, первые входы элементов И второй группы соединены с выходами регистра направлений за15 писи, вторые - с выходами адресного блока записи, а выходы - с одним из входов соответствующих запоминающих элементов, входы адресного блока записи и регистра направлений записи Fault triggers, the outputs of which are YA.G1YAUTS with the device outputs, the first inputs of the elements of the second group are connected to the outputs of the register of recording directions, the second with the outputs of the write address block, and the outputs with one of the inputs of the corresponding storage elements, the inputs of the write address register and recording directions

20  вл ютс  одними из входов устройства.20 are one of the inputs of the device.

На чертеже изображена функциональна  схема запоминающего устройства с одновременной выборкой нескольких слов.The drawing shows a functional diagram of a storage device with simultaneous sampling of several words.

Устройство содержит матрицу 1 из The device contains a matrix of 1 of

Claims (1)

25 m запоминающих элементов 2, образующих k  чеек пам ти, адресный блок 3, в который, например, вход т регистры 4 адреса выборки и дешифраторы 5 ад30 реса выборки по количеству направлеНИИ выборки, адресный блок б записи, в который вход т регистр 7 адреса записи и дешифратор 8 адреса записи, элементов И 9, регистр 10 направлений записи, триггеры 11 сбо , п регистров и 12 направлений выборки 12, Первую группу из 2п элементов И 13 на каждое .направление записи и вторую группу из гл элементов И 14 на каждое направление записи. Запоминающее устройство работает следующим образом. Адресный блок б записи по исполнительному сигналу в зависимости от кода адреса, наход щегос  в регистре 7 адреса записи, с дешифратора 8 адреса записи выдает сигнал записи в одну из  чеек пам ти матрицы 1 на элементы И 14, в результате чего информаци  с регистра 10 направлений записи переписываетс  в запоминающие элементы 2 в течение времени действи сигаала на выходе дешифратора 8 адре са записи . Выборка информации осуществл етс  Независимо друг от друга по ка сдому из п направлений по исполнительным сигнапам, поступающим в адресный блок 3. При этом дешифратор 5 адреса выборки по коду, наход щемус  в регистре 4, формирует сигнал на,один из своих k выходов, который через элементы И 9 передает информацию из Запоминающих элементов 2 матрицы 1 в регистр 12 направлений выборки. Если в течение времени выборки из некоторой  чейки происходит запись в эту же  чейку новой информации,то прочитанна  в регистр 12 направлений Выборки информаци  может искажатьс . Но в этом случае на выходе элемента И 13 по вл етс  сигнал, устанавливаю щий триггер 11 сбо  в соответствующе состо ние. Таким образом, введенные в запоми нающее устройство новые элементы поз вол ют осуществл ть независимую запись и выборку информации по несколь КИМ направлени м с фиксацией достоверности выбираемой информации. Така  организаци  работы запоминающего устройства повышает его надежность, а также быстродействие, так как нет необходимости тратить врем  на анализ и предотвращение конфликтных ситуаций , число которых составл ет незначительную часть от общего числа обращений на запись и еще меньшую часть от общегр числа обращений на выборку. Восстановление недостоверно считанной информации путем повторного чтени  не увеличивает времени выборки по сравнению с любыми другими способами разрешени  конфликтных ситуаций . Это позвол ет существенно расширить функциональные возможности устройства, особенно при построении многопроцессорных вычислительных комплексов, допуска  независимую запись и выборку информации различными процессорами. Формула изобретени  З оминающее устройство с одновременной выборкой нескольких слов по авт.св. № 542241, отличающеес  тем, что, с целью повышени , надежности, в него введены адресный блок записи, триггеры сбо , регистр направлений записи и две группы элементов И, причем первые входы элементов И первой группы подключены к выходам адресного блока записи, вторые - к выходам адресного блока, а выходы - к входам триггеров сбо , выходы которых  вл ютс  выходами устройства , первые входы элементов И второй группы соединены с выходами регистра направлений записи, вторые с выходами адресного блока записи, а выходы - с одними из входов соответствующих запоминающих элементов, входы адресного блока записи и регистра направлений записи  вл ютс  одними из входов устройства.25 m storage elements 2, forming k memory cells, address block 3, which, for example, includes 4 sample address registers and decoder 5 address adresters by number of sample directions, write address block 6, into which address register 7 is entered records and a decoder 8 write addresses, elements AND 9, register 10 directions of recording, triggers 11 faults, n registers and 12 directions of sampling 12, the first group of 2n elements And 13 for each .direction of recording and the second group of chapters And 14 for each recording direction. The storage device operates as follows. The address block b of the recording according to the executive signal, depending on the address code located in register 7 of the write address, from the decoder 8 of the write address generates a write signal in one of the memory cells of matrix 1 to AND 14 elements, resulting in information from the register of 10 directions the entries are rewritten into the storage elements 2 during the time of the action of the signal at the output of the decoder 8 of the address of the entry. The information is sampled independently of each other from each of the n directions by actuating signals received to the address block 3. At the same time, the decoder 5 of the sample address by code located in register 4 generates a signal to one of its k outputs, which through the elements And 9 transmits information from the Storage elements 2 of the matrix 1 to the register 12 directions of the sample. If during the sampling time from a certain cell there is a recording in the same cell of new information, then the information read into the register of 12 directions of the Sample may be distorted. But in this case, a signal appears at the output of AND 13, setting trigger flush 11 to the appropriate state. Thus, the new elements introduced into the storage device make it possible to independently record and sample information in several KIM directions, fixing the reliability of the selected information. Such an organization of the storage device increases its reliability as well as speed, since there is no need to waste time analyzing and preventing conflict situations, the number of which is an insignificant part of the total number of write hits and even a smaller part of the total number of hits per sample. Recovery of unreliable read information by repeated reading does not increase the sampling time in comparison with any other methods of resolving conflict situations. This allows you to significantly expand the functionality of the device, especially when building multiprocessor computing systems, allowing independent recording and sampling of information by different processors. The invention of the invention of the three devices with simultaneous sampling of several words on auth.St. No. 542241, characterized in that, in order to increase reliability, an address write block, a flip-flop trigger, a write direction register and two groups of AND elements are entered into it, the first inputs of the AND elements of the first group are connected to the outputs of the address recording block, the second to the outputs of the address block, and the outputs - to the inputs of the triggers of failure, the outputs of which are the outputs of the device, the first inputs of the elements of the second group are connected to the outputs of the register of the recording direction, the second with the outputs of the address recording block, and the outputs from one of the corresponding inputs The storage elements, the inputs of the write address block and the register of write directions are one of the inputs of the device.
SU813273796A 1981-04-08 1981-04-08 Memory with simultaneous access to several words SU970464A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813273796A SU970464A2 (en) 1981-04-08 1981-04-08 Memory with simultaneous access to several words

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813273796A SU970464A2 (en) 1981-04-08 1981-04-08 Memory with simultaneous access to several words

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU542241 Addition

Publications (1)

Publication Number Publication Date
SU970464A2 true SU970464A2 (en) 1982-10-30

Family

ID=20952699

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813273796A SU970464A2 (en) 1981-04-08 1981-04-08 Memory with simultaneous access to several words

Country Status (1)

Country Link
SU (1) SU970464A2 (en)

Similar Documents

Publication Publication Date Title
SU970464A2 (en) Memory with simultaneous access to several words
RU2022371C1 (en) Memorizing unit with simultaneous sampling of several words
RU2025796C1 (en) Associative storage
RU2001451C1 (en) Associative storage device
SU1578717A1 (en) Device for measuring frequencies of command groups
SU1596390A1 (en) Buffer memory device
SU1536443A1 (en) Device for substitution of information in read-only memory
SU1163360A1 (en) Buffer storage
SU1273936A2 (en) Multichannel information input device
JPS60117495A (en) Semiconductor memory
SU930388A1 (en) Self-checking storage
SU1711229A1 (en) Storage device
SU1310900A1 (en) Content-addressable storage
SU1183986A1 (en) Device for prompt checking in automatic control systems
SU1156140A1 (en) Buffer storage
SU1211735A1 (en) Device for checking program run
SU1488815A1 (en) Data source/receiver interface
SU1479954A1 (en) Buffer memory unit
SU696520A1 (en) Adaptive device for transmitting information
SU947912A2 (en) On-line self-checking storage device
SU1471195A1 (en) Program debugger
SU1631607A1 (en) Device for data readout from large capacity associative memories
SU1660053A1 (en) Device for ambiguous answer retrieval from associative memories
SU1640713A1 (en) Data selector
SU1474656A1 (en) Debugging unit