(ЗА) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ Изобретение относитс к запоминающим устройствам и предназначено дл использовани при отработке программ в электронных вычислительных машинах По основному авт. св. № известно запоминающее устройство с коррекцией программы, содержащее бло управлени , блок посто нной пам ти, регистр кода неисправных адресов, адресный и числовой регистры, соединенные с регистром кода исходного состо ни , блок селекции адреса, оди выход которого подключен к первому входу блока посто нной пам ти, другой выход - к входу регистра кода неисправных адресов, а первый входк первому выходу адресного регистра , дополнительный адресный регистр один вход которого соединен с вторым выходом адресного регистра, шифратор, вход которого соединен с первым выходом регистра кода неисправных адресов, а выход- с вторым входом дополнительного адресного peПРОГРАММЫ гистра, дополнительный блок управлени , первый вход которого соединен с кодовой шиной, а второй вход с вторым выходом регистра кода неисправных адресов, первый выход - с третьим входом дополнительного адресного регистра, второй выход - с входом адресного регистра, а третий выход соединен с вторым входом числового регистра, блок селекции числа, соединенный с блоком управлени , блок полупосто нной пам ти, первый вход которого соединен с числовым регистром, второй вход - с третьим выходом блока селекции адреса , а третий вход - с метвертын выходом дополнительного блока управлени , четыре элемента И и два элемента ИЛИ, первый вход первого элемента И подключен к кодовой шине, второй вход - к п тому выходу дополнительного блока управлени , а выход к первому входу первого элемента ИЛИ,, выход которого соединен с вторым вхо3 дом блока селекции адреса, а второй вход - с выходом второго элемента И первый вход которого соединен с шес тым выходом- дополнительного блока управлени , а второй вход с выходом дополнительного адресного регистра , причем первый вход третьего элемента И подключен к седьмому выходу дополнительного блока управ-. лени , второй вход - к выходу блока посто нной пам ти, а выход - к перв му входу второго элемента ИЛИ, выход которого соединен с входом блока селекции числа, а второй вход выходом четвертого элемента И, первый вход которого соединен с восьмы 1ВЫХОДОМ дополнительного блока управ лени , а второй вход - с вторым вхо дом числового регистра и выходом блока полупосто нной пам ти, причем дев тый выход дополнительного блока управлени подключен к второ му входу блока посто нной пам ти. Недостатком этого устройства вл етс неудобство при его обслужива НИИ. Адреса корректирующих чисел Набираютс на регистре кода неисправных адресов, сами числа записыва ютс в блок полупосто нной пам ти, с этой корректирующей информацией программистам приходитс работать долгое врем . Данные о коррекци х должны записыватьс и хранитьс , п изменени х исправл тьс , при многосменной работе передаватьс другим лицам. Кроме того, возможны случайные изменени в наборе адресов некомпетентными лицами, особенно при работе непосредственно на объекте. Проверка набранных коррекций утомительна и занимает много времени. Все это вызывает неудобство при обс луживании устройства, особенно при работе на объекте, и снижает произ водительность труда программистов, что в целом увеличивает врем отлад ки программы, снижает надежность ус ройства. Цель изобретени - повышение надежности устройства и его быстродействи за счет снижени непроизводительных потерь рабего времени программистов путем быстрого контрол всех набранных адресов коррект рующих чисел и самой корректирующе информации. Поставленна цель достигаетс тем что в запоминающее устройство с коррекцией программы введены генератор импульсов, генератор одиночйых импульсов, первый вход которого подключен к первому выходу генератора импульсов, а второй вл етс первым управл ющим входом устройства, п тый элемент И, первый вход которого подключен к второму выходу генератора импулесов, счетчик, счетный вход которого подключен к выходу п того элемента И, первую группу элементов И, первые входы которых объединены и вл ютс вторым управл ющим входом устройства , элемент НЕ, вход которого подключен к второму управл ющему входу , вторую группу элементов И, первые и вторые входы которых подключены сооветственно к выходам элемента НЕ и счетчика, группу элементов ИЛИ, входы которых подключены к выходам элементов И первой и . второй групп, вторые входы элементов И первой группы соединены с одним из выходов блока управлени , а выходы элементов ИЛИ группы подключены к первому входу первого элемента И, схему сравнени , первый и второй входы которой подключены соответственно к выходам блока посто нной пам ти и блока полупосто нной пам ти, шестой элемент И, первый вход которого подключен к выходу схемы сравнени , а второй вход к выходу регистра кода неисправных адресов , триггер, установочные входы которого подключены к выходам шестого элемента И и генератора одиночных импульсов, а выход - ко второму входу п того элемента И. На чертеже показана функциональна схема предлагаемого устройства. Устройство содержит управл ющий вход 1, элемент НЕ 2, первую группу элементов И 3, блок управлени , счетчик 5, вторую группу элементов И 6, группу элементов ИЛИ 7, первый элемент И 8, дополнительный блок 9 управлени , первый элемент ИЛИ 10, блок 11 селекции адреса, регистр 12 кода неисправных адресов, триггер 13, управл ющий вход И, генератор 15 одиночных импульсов, п тый элемент И 16, генератор 17 импульсов, шестой элемент И 18, блок 19 ггосто нной пам ти , блок 20 полупосто нной пам ти, :; схему 21 сравнени , адресный регистр 22, числовой регистр 23, регистр 2k кода исходного состо ни , дополнительный адресный регистр 25, шифратор 26, блок 27 селекции числа, вто596 рой элемент И 28, третий элемент И 29, четвертый элемент И 30. второй элемент ИЛИ 31Устройство работает следующим образом , Работа устройства осуществл етс в двух режимах: рабочий режим автомз тической коррекции программы при первоначальной отладке системы или переналадке системы на новые задачи и режим ручной коррекции записанных в блок полупосто нной пам ти чисел программы. Помимо указанных режимов, оно может также работать в режиме контрол адресов корректируемых слов программы и информации в этих словах. В этом случае в устройство поступают коды адреса со счетчика 5, осуществл ющего перебор адре сов по импульсам генератора 17 от начального до конечного адресов блока 19 посто нной пам ти, при этом по каждому корректируемому адресу устройство , как и в рабочем режиме, реагирует по влением сигнала на выходе регистра 12 кода неисправных адресов. Если к тому же окажетс , f-iTo в данном адресе информации блока 13 посто нной пам ти отличаетс от информации блока 20 полупосто нной пам ти,то формируетс сигнал на танов счетчика 5. При этом могут быть регистрованы адрес, по которому про ведена остановка и корректирующа информаци . Далее , после подачи со ответствующей команды перебор адрес продолжаетс до следующего корректирующего адреса. После окончани перебора адресов могут быть зафикси рованы все адреса, в которых произведена подмена информации и сама корректирующа , информаци , В режиме контрол адресов коррек руемых слов программы и информации в этих словах по входу 1 на элемент НЕ 2 и входы элементов И 3 пос тупает сигнал (например, логический О),который запрещает прохождение адреса из блока k и разрешает прохождение адреса от счетчика 5 we рез элементы И 6, элементы ИЛИ 7, элемент И 8 (по сигналу разрешени с дополнительного блока 9 управлени ), элемент ИЛИ 10, блок 11 на . регистр 12 . В исходном состо нии счетчик 5 и триггер 13 наход тс в нулевом состо нии (цепи установки нул не показаны ). При поступлении по входу 14 на вход генератора 15 разрешающего сигнала (например, логическа 1) с выхода последнего поступает одиночный импульс, который устанав- ливает триггер 13 в 1 и тем самым дает разрешение на вход п того элемента И 1б дл прохождени импульсов от генератора 17 на вход счетчика 5- Счетчик 5 считывает до тех пор, пока код числа, подсчитанного в нем, не совпадает с наименьшим из кодов адреса числа и массива регистра 12. При этом с выхода последнего на вход шестого элемента И 18 поступает импульс, а при несовпадении информации, считанных из блока 19 и блока 20 со схемы 21 сравнени на вход шестого элемента И 18, поступает разрешающий сигнал (например, логическа 1). С выхода шестого элемента И 18 поступает сигнал, который устанавливает триггер 13 в О и тем самым запрещает прохождение импульсов на счетчик 5. Счетчик фиксирует код наименьшего из адресов, набранных на регистре 12. Одновременно с адресом на выходе блока 20 по вл етс и сама скорректированна информаци . Адрес и информаци могут быть индицированы (элементы индикации не показаны;. При подаче следующего сигнала по входу k работа устройства аналогична описанному выше и счетчик 5 останавливаетс на следующем большем адресе коррекции. Таким образом, последовательно в пор дке возрастани адресов осуществл етс контроль адресов корректирующих слов программы и -информации в этих слбвах. Рассмотрим ситуации, в которых про вл ютс преимущества предлагаемого устройства перед известным. После перерывов в работе или работы новой смены программистов,при отсут ствии списка скорректированных команд предлагаемое устройство позвол ет быстро получить сведени об адресах скорректированных команд и самой скорректированной информации . В случае сомнений в полноте или истинности списка скорректированных,команд , при случайных нарушени х некомпетентными лицами наьо|эов адресов корректированных чисел на регистре неисправных адресов устройство позвол ет оперативно проверить список скорректированных команд и правильность наборов скорректированных адресов.