Claims (2)
Цель изобретени - повьпиение точноети измерений в широком диапазоне длительности и уровней импульсных сигналов. : Поставленна цель достигаетс тем, что в устройство дл измерени амплиту- ды одиночных импульсных сигналов, содержащее выходной кодовый регистр, многоразр дный декадный делитель, группу компараторов , первый вход каждого изкоторызс подсоединен к соответст1вуюшей ступени младшей декады многоразр$щного декадного делител , ступени старших декад которого шунтированы группой ключевых элементов, а выходы подключены к входам выходного кодового регистра, введены источник опорного напр жени , два преобразовател единичного кода в напр жение , пиковый детектор, лини задержки, два дополнительных декадных делител , дополнительные ключевые элементы, две дополнительные группы компараторов, первые входы одной из которых подключены к соответствующим ступен м младших декад первого дополнительного декадного делител , ступени старших декад которого зашунтирбваны дополнительными ключевым элементами, а первые входы другой подключены к соответствующим ступен м второго дополнительного декадного делител , при этом лини задержки подключена между вторыми входами группы компараторов и входом пикового детектора, выход кото- рого подключен к вторым входам каждого компаратора дополнительных групп компараторов , при этом декадный делитель и первый дополнительный декадный делитель включен между шиной нулевого потенциа- ла и выходом преобразовател единичного кода в напр жение, а второй дополнительный декадный делитель подключен между t;; шиной нулевого -потенциала и выходом источника опорного напр жени , к которому подключен входом первый преобразователь единичного кода в напр жение, выход которого соединен с входом второго преобразовател единичного кода в напр жение , кодовыми выходами подключенного к выходам части компараторов первой до- полнительной группы компараторов и управл ющим входом части группы ключевых элементов, шунтирующих часть ступеней старших декад многоразр дного декадного делител , причем кодовые входы первого преобразовател единичного кода в напр жение подключены к выходам компараторов второй дополнительной группы компараторов и управл ющим входам другой части ключевых элементов, шунтирующих часть ступеней старших декад мно горазр дного декадного делител , и дополнительной группы ключевых элементов, а выходы преобразователей единичного кода в напр жение к входам выходного кодово- го регистра. На чертеже представлена приншшиаль- ма схема предлагаемого устройства дл измерени амплитуды одиночных импульсных сигналов.. Устройство дл измерени амплитуды одиночных импульсных сигналов содержит тину 1 входных сигналов и группы компараторов 2-1 - 2- i и дополнительных . компараторов 3-1 - 3 -и, 4-1 - 4-и , подключеных соответственно к ступен м 5-1 - 5и, 6-1 - 6-и- 7-1 - 7- И многоразр дного делител , и ступен м 8-1 - 8-И, 9-1 - 9- И дополнительных многор зр дных делителей, причем ступени старших разр дов 5-1 - 5-И, 6-1 6- и многоразр дного делител и первого дополнительного декадного делител шунтисованы соответственно ключевыми элементами 1О-1 - 10-Уп и 11-1 - ll-fi. Источник 12 опорного напр жени выходом подключен через первый преобразователь 13 единичного кода в напр жение (ПЕКН) к входу второго преобразовател единичного кода в напр жение (ПЕКН) 14, а шина 1 входных сигналов подключена к входам линии 15 задержки и пикового детектора 16, при этом выход линии 15 задержки соединен с вторыми входами группы компараторов 2-1 - 2-Й, подключенных выходами к входам выходного кодового регистра 17. Устройство работает следующим обрезом . В исходном состо нии все ключевые элементы шунтируют соответствующие ступени декадных делителей и закорачивают 1К на шину нулевого потбнхшала. Опорное напр жение Don источника 12 опорного напр жени выбирают равным пределу измер емой величины, а врем линии 15 задержки, равным суммарному времени задержки срабатывани ключевых элементов, а также дополнительных компараторов , присоединенных к ступен м дополнительных многоразр дных делителей старших разр дов, т. е. общему времени перестройки всех делителей в процессе работы устройства. Амплитуда входного импульсного сигнала в начале измер етс пиковым детектором 16. Его погрешность в общем случае не должна превьпиать единицы предпоследнего младшего дес тичного разр да кода. Так, например, дл 999 уровней квантовани эта погрешность не должна превышать 10%, что обеспечиваетс во всех случа х практики. Выходное напр жение пикового детектора 16, расширенное на уровне максимума измер емого импульса, сравниваетс в дополнительных компараторах 3-1 З-п , 4-1 - 4- м с параллельными наборами соответствующих уровней квантовани , на ступен х дополнительных многоразр дных делителей старших разр дов 8-1 - 8-И, 9-1 - 9-И образуетс на5 , 9 бор уровней с шагом 0,1 Ооп Если измер ема величина превышает ОДОоп то сработает; соответствующа часть дополнительных KOMnapaiopoB 4-1 - 4- И присоединенных к декадному делителю старшего разр да и сформирует тем самым единичный код старшего дес тичного разр да К( ., 1, 2, .... 9). Параллельный единичный код К- передаетс на ПЕКН 13 старшего разр да, опорным напр жением которого вл етс UQP и преобразуетс в напр жение . oп-t-- Uoп ° Joп Cк,н), где (0,1 (Jon) начальный выходной уровень напр жени преобразовател 13, Напр жение Uon равно измер емой величи- не, округленной до ближайшего целого значени , эквивалентного старшему разр ду кода, т. е. ( К +l)Uon и кратного 1О. Все ПЕКН имеют различное число разр дов , образу в совокупности многоразр дный преобразователь кода в напр жение с несколькими выходами. Ступень напр же ни ПЕКН более младшего разр да уменьшаетс на дес тичный пор док по сравнению со ступенью напр жени преобразовани предыдущего более старшего разр ща; Одновременно с переключением преобразовател 13 сигналами сработавших ком- параторов деблокируютс К соответствующих ступеней 8 и 9 в декадных делител х остальных разр дов. Декадный делитель второго разр да содержит дев ть ступеней 5 -R и декаду ступеней 6- И- . Поэтому на ступен х 6 после переключени преобразовател 13 и деблокировани К ступеней R этого делител образуетс набор уровней напр жени всегда с посто нным с шагом 0,О1, с которым сравниваетс выходное напр жение пикового детектора 16. При этом абсолютное значение уровн напр жени на каждой ступени 6 составит K iV-cr- PUon.-lO- где R 1, 2, ..., 10 - номер ступени младшей декады дели Далее процесс формировани кодов различных дес тичных разр дов К , KI KI , где 1, 2, .. ., И ( И число дес тичных разр дов кодировани ). повтор етс аналогично описанному вьпие. При этом на выходе ПЕКН каждого разр да вплоть до ПЕКН ( И - 1)-го разр да , последовательно устанавливаютс опор ные напр жени ()Joп0 Uoп(.-, каждое из которых равно значению измер емой величины, округленному на уровне i -го разр да до ближайшего целого 446 значени данного разр да и кратного 10 , А число деблокированых ступеней каждого номинала от R до R- в соответс- вующих декадных делител х равно соответствующим кодам iKд,,, После установлени опорных уровней напр жени на ступен х 7- R- 10 на входы компараторов 2 поступает измер емый импульсный сигнал, задержанный линией 15 на врем , несколько превышающее врем переключени декадных делителей и формировани кодов и - 1 старших разр дов. По мере нарастани измер емого сигнала последовательно срабатывают компараторы 2 с пам тью и в момент по влени максимума сигнала компараторами фиксируетс код Кц. младшего дес тичного разр да. Этот код, совместно с кодами старших разр дов, представленных сигналами состо ни соответс- вующих ПЕКН, считьшаетс в выходной кодовый регистр 17. Код измеренной величины из регистра 17 может быть передан дл дальнейшей обработки в 1IBM. Считъгоание кодов в регистр и из регистра организуют в соответствии с требуемой программой обмена данными либо их отображени . Таким образом, благодар поразр дной подстройке дес тичных делителей под значение измер емой величины (с ее округлением на уровне данного разр да до ближайшего делого, кратного ), обеспечиваетс посто нтсво шагов уровней квантовани . При этом верхний предел устанавливаемых уровней квантовани каждого последующего разр да превышает значение измер емой величины не более, чем на один шаг квантовани (единицу) предьщущего старшего разр да. Это позвол ет производить дес тичное поразр дное сравнение измер емой величины с наборами опорных уровней квантовани . Формирование каждого последующего набора уровней с более мелким щагом квантовани происходит с задерлосой во времени относительно формировани набора уровней предыдущего старшего разр да. Однако, благодар задержке измер емого сигнала линией 15, последний из наборов уровней с шагом квантовани , равным единице младшего разр да, оказьтаетс мированным заранее, до по влени максимального значени измер емого сигнала входах компараторов 2. Подобна экстрапол ци позвол ет исключить динамическую погрешность измерений, характеркую дл цифровых устройств с последовательным во времени формированием опорных сигналов сравнени и уравновешивани Вместе с тем временное разрешение предлагаемого устройства оказьшаетс таКИМ же, как у аналого-цифрового преобразовател параллельного действи , в котором дл сравнени с измер емой величино используют делитель с числом единичных ступеней, равным и таким, же ислом компараторов. Однако подключение компараторов к источнику измер мой величины вносит существенную погреш ность в измерени широкополосных сигналов . В предлагаемом устройстве к источай ку измер емой величины подкл19чают всего 9 компараторов и пиковый детектор, что существенно меньше вли ет на точность изм ерений. Формула изобретени Устройство дл измерени амплитуды одиночных импульс1и 1х сигналов, содержащее выходной кодовый регистр, многораз-р дный декадный делитель, группу компараторов , первый вход каждого из которых подсоединен к соответствующей степени падшей декады -многоразр дного декадного делител , ступени старших декад которого шунтированы группой ключевых элементов, а выходы подключены к входам выходного кодового регистра, отличающеес тем, что, с целью повышени точности в широком диапазоне длительности и уровней импульсных сигна лов, в него введены источник опорного напр жени , два преобразовател единичного кода в напр жение, пиковый детектор , лини задержки, два дополнительных декадных делител , дополнительные ключе вые элементы, две дополнительные группы компараторов, первые входы одной из которых подключены к соответствующим ступен м младших декад первого дополнительного декадного делител , ступени старших декад которого зашунтированы дополнительными ключевыми элементами, а первые входы другой подключены к соответствующим ступен м второго дополнительного декадного делител , при этом лини задержки подключена между вторыми входами группы компараторов и входом пикового детектора, выход которого подключен к вторым входам каждого компаратора дополнительных групп компараторов, при этом декадный делитель и первый дополнительный декадный делитель включен между шиной нулевого потенциала и выходом преобразовател единичного кода в напр жение, а второй дополнительный декадный делитель подключен между шиной нулевого потенциала и выходом источника опорного напр жени , к которому подключен входом первый преобразователь единичного кода в напр жение, выход которого соединен с входом второго преобразовател единичного кода в напр жение, кодовыми выходами подключенного к выxoдiaм части компараторов первой дополнительной группы компараторов и управл ющим вхоДОМ части группы ключевых элементов, шунтирующих часть ступеней старших декад многоразр дного декадного делител , причем кодовые входы первого преобразовател единичного кода в напр жение подключенык выходам компараторов второй дополнительной группы компараторов и управл ющим входам другой части ключевых элементов группы ключевых элементов, шунтирующих другую часть степеней старших декад многоразр дного декадного делител , и дополнительной группы ключевых элементов, а выходы преобразователей единичного кода в напр жение подключены к входам выходного кодового регистра. Источники информации, прин тые во внимание при экспертизе 1.Маграчев 3, В. Вольтметры одиночных импульсов. - Энергий, М., 1967, с. 20-25 The purpose of the invention is to accurately measure the measurements in a wide range of durations and levels of pulse signals. : The goal is achieved by the fact that a device for measuring the amplitude of single pulse signals containing an output code register, a multi-digit decade divider, a group of comparators, the first input of each of which is connected to a corresponding step of the lower decade of a multi-decade decade divider, steps of older decades which are shunted by a group of key elements, and the outputs are connected to the inputs of the output code register, the source of the reference voltage is entered, two converters of a single code into a voltage a peak detector, delay lines, two additional decadal dividers, additional key elements, two additional groups of comparators, the first inputs of one of which are connected to the corresponding steps of the lower decades of the first additional decade dividers, the stages of the older decades of which are bridged by additional key elements, and the first the other inputs are connected to the corresponding steps of the second additional decade divider, while the delay line is connected between the second inputs of the co parators and the input of the peak detector, the output of which is connected to the second inputs of each comparator additional groups of comparators, the decadal divider and the first additional decadic divider connected between the zero potential bus and the output of the unit code to voltage converter, and the second additional decadic divider connected between t ;; the zero-potential bus and the output of the reference voltage source to which the input of the first converter of the unit code to the voltage, the output of which is connected to the input of the second converter of the unit code to the voltage, are connected to the code outputs of the comparators of the first additional comparators group and the control input of a part of a group of key elements shunting a part of the steps of the senior decades of a multi-bit decade divider, the code inputs of the first converter of a single code the voltage is connected to the outputs of the second additional group of comparators and the control inputs of another part of the key elements that shunt some of the steps of the older decades of the multi decadic divider and an additional group of key elements, and the outputs of the unit code converters to the inputs of the output code go register. The drawing shows the printable scheme of the proposed device for measuring the amplitude of single pulse signals. The device for measuring the amplitude of single pulse signals contains a bandwidth of 1 input signals and a group of comparators 2-1 to 2- i and additional ones. Comparators 3-1 - 3, 4-1 - 4, connected respectively to the steps m 5-1 - 5i, 6-1 - 6 - and 7-1 - 7 - And the multi-bit divider, and the steps m 8-1 - 8-I, 9-1 - 9- And additional multi-divisors, with the senior stages of 5-1-5-I, 6-1 6- and multi-bit divider and the first additional decade divider shunt, respectively key elements 1O-1 - 10-Pack and 11-1 - ll-fi. The reference voltage source 12 is connected via the first unit-to-voltage converter 13 (PEKN) to the input of the second unit-to-voltage converter (PEKN) 14, and the input bus 1 is connected to the inputs of the delay line 15 and the peak detector 16, with this output line 15 of the delay is connected to the second inputs of the group of Comparators 2-1 - 2-D, connected by outputs to the inputs of the output code register 17. The device works with the next cut. In the initial state, all the key elements shunt the corresponding steps of the decadal dividers and short-circuit 1K to the zero bus. The reference voltage Don of the source 12 of the reference voltage is chosen equal to the limit of the measured value, and the time of the delay line 15 equal to the total response time of key elements, as well as additional comparators attached to the steps of the additional multi-bit high-order divisors, i.e. . the total time of the adjustment of all dividers in the process of the device The amplitude of the input pulse signal at the beginning is measured by a peak detector 16. In general, its error should not exceed the units of the penultimate lower decimal place of the code. Thus, for example, for 999 quantization levels, this error should not exceed 10%, which is ensured in all practical cases. The output voltage of the peak detector 16, expanded at the level of the maximum measured pulse, is compared in additional comparators 3-1 Gp, 4-1 to 4 m with parallel sets of corresponding quantization levels, on the steps of the additional multi-digit high-order divisors. 8-1 - 8-И, 9-1 - 9-И is formed on the 5, 9 bur of levels in increments of 0.1 Oop If the measured value exceeds the ODOop, then it will work; the corresponding part of the additional KOMnapaiopoB 4-1 - 4- And attached to the decadal divider of the senior bit and thereby form the unit code of the highest decimal digit K (., 1, 2, .... 9). A parallel unit code K- is transmitted to a higher-level PEKN 13, whose reference voltage is UQP and is converted to a voltage. op-t-- Uоp ° Joп Cк, n), where (0.1 (Jon) is the initial output voltage level of the converter 13, Voltage Uon is equal to the measured value, rounded to the nearest integer value, equivalent to the highest bit of the code i.e., (K + l) Uon and a multiple of 1O. All PEKNs have a different number of bits, collectively forming a multi-digit code to voltage converter with several outputs. The voltage level of the PEKN of a lower bit is reduced by decimal order of magnitude compared to the voltage conversion level of the previous older bit Simultaneously with the switching of the converter, 13 signals of activated comparators are unblocked To the corresponding steps 8 and 9 in the decadal dividers of the remaining bits. The decade divider of the second bit contains nine steps 5 -R and a decade of steps 6- And. x 6 after switching converter 13 and releasing to stages R of this divider, a set of voltage levels is always formed with a constant step 0, O1, with which the output voltage of the peak detector 16 is compared. At the same time, the absolute value of the level at each stage 6 will be K iV-cr-PUon.-lO- where R 1, 2, ..., 10 is the number of the stage of the youngest decade. Then the process of forming codes of different decimal digits K, KI KI, where 1, 2, ..., and (And the number of decimal coding bits). repeats as described above. In this case, at the output of the PEKN of each bit, up to the PEKN (I - 1) -th bit, the reference voltages () Jopp0 Uop (.-, each of which is equal to the value of the measured value, rounded at the level of bit to the nearest whole 446 value of the given bit and a multiple of 10, And the number of unlocked steps of each nominal from R to R- in the corresponding decade dividers is equal to the corresponding codes iKd ,,, after setting the reference voltage levels on steps x 7- R-10 to the inputs of the Comparators 2 receives the measured pulse drove, delayed by line 15 for a time slightly longer than the decadal dividers switching time and code generation, and - 1 most significant bits. As the measured signal increases, comparators 2 with memory commence and at the time of the maximum signal occurrence the Comparator code is fixed. This code, together with the codes of the higher bits represented by the state signals of the corresponding PECN, is read into the output code register 17. The code of the measured value from register 17 can be transmitted for further processing in 1IBM. The counting of codes into the register and from the register is organized in accordance with the required data exchange program or their display. Thus, due to the bitwise adjustment of the decimal dividers to the value of the measurand (with its rounding at the level of the given bit to the nearest multiple,), the steps of the quantization levels are constant. At the same time, the upper limit of the set quantization levels for each subsequent bit exceeds the value of the measured value by no more than one quantization step (one) of the previous most significant bit. This allows a tentative bitwise comparison of the measured value with sets of quantization reference levels. The formation of each subsequent set of levels with a smaller quantization jaw occurs with a delay in time relative to the formation of a set of levels of the previous most significant bit. However, due to the delay of the measured signal by the line 15, the last of the sets of levels with a quantization step equal to the unit of the lower bit turns out to be in advance, until the maximum value of the measured signal appears at the inputs of the Comparators 2. Such extrapolation eliminates the dynamic measurement error, characteristic for digital devices with sequential formation of reference signals and balancing at the same time, however, the time resolution of the proposed device is the same the same as in the analog-digital converter of parallel action, in which for comparison with the measured value a divider is used with the number of single steps equal and the same comparators. However, connecting the comparators to the source of my measurement introduces a significant error in the measurement of broadband signals. In the proposed device, only 9 comparators and a peak detector are connected to the source of measured value, which significantly less affects the accuracy of measurements. Apparatus of the Invention A device for measuring the amplitude of single pulses and 1x signals, containing an output code register, a multi-decade decimal divider, a group of comparators, the first input of each of which is connected to a corresponding degree of the decade decimal, the upper decade steps of which are shunted by a group of key elements, and the outputs are connected to the inputs of the output code register, characterized in that, in order to improve accuracy over a wide range of durations and levels of pulsed an ignition source, a voltage source, two converters of a single code into a voltage, a peak detector, a delay line, two additional decade dividers, additional key elements, two additional groups of comparators, the first inputs of one of which are connected to the corresponding steps the younger decades of the first additional decade divider, the steps of the older decades of which are shunted by additional key elements, and the first inputs of the other are connected to the corresponding steps of the second additional a ten-day divider, while the delay line is connected between the second inputs of the comparators group and the input of the peak detector, the output of which is connected to the second inputs of each comparator of additional groups of comparators, while the ten-day divider and the first additional ten-day divider are connected between the zero potential bus and the output of the unit code converter into the voltage, and the second additional decade divider is connected between the zero potential bus and the output of the reference voltage source, to which The input is connected to the first converter of a single code into a voltage, the output of which is connected to the input of the second converter of a single code to voltage, code outputs connected to the outputs of the comparators of the first additional group of comparators and controlling the input of a part of the group of key elements that shunt some of the higher decades of multi-decade day decadal divider, and the code inputs of the first converter of a single code into a voltage are connected to the outputs of the comparators of the second additional group omparatorov and the control inputs of the other part of the key elements of the key elements, shunt another portion degrees decades older multi value of decade divider, and an additional group of key elements, and outputs a single code in voltage converters are connected to inputs of the output code register. Sources of information taken into account in the examination 1. Magrachev 3, V. Voltmeters of single pulses. - Energy, M., 1967, p. 20-25
2.Авторское свидетельство СССР № 739424, кл. 601Р 19/04, 12.12.77 (прототип).2. USSR author's certificate number 739424, cl. 601Р 19/04, 12.12.77 (prototype).