SU970680A1

SU970680A1 - Analogue-digital converter

Info

Publication number: SU970680A1
Application number: SU813276716A
Authority: SU
Inventors: Моисей Меерович Гельман
Original assignee: Предприятие П/Я В-8584
Priority date: 1981-04-17
Filing date: 1981-04-17
Publication date: 1982-10-30

Description

(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ(54) ANALOG-DIGITAL CONVERTER

Изобретение относитс к цифровой измерительной и вычислительной технике и может быть использовано дл кодировани широкополосных сигналов и определени функции распределени этих сигналов.The invention relates to digital measurement and computing technology and can be used to encode wideband signals and to determine the distribution function of these signals.

Известно аналого-цифровое устройство последовательного действи дл определени функции распределени , содержащее амплитудно-импульсный модул тор , компаратор и .счетчик 1 J.An analog-to-digital serial device for determining the distribution function is known, which contains an amplitude-pulse modulator, a comparator, and a 1 J counter.

Недостатком указанного устройства вл етс пониженное быстродействие.The disadvantage of this device is reduced speed.

Известен также аналого-цифровой преобразователь, содержащий генератор стробимпульсов, вход которого соединен с шиной сигналов запуска, декады компараторов, измерительные входад которых соединены с входной шиной, а опорные входы - с выходами соответствующих декадных делителей, источник опорного напр жени , пропорционального величине 10, между выходом которого и общей шиной включен декадный дели ель старшего разр да, преобразователи единичного кода в напр жение с п-го до предпоследнего младшего разр да, к выходу каждого из которых подключен декадный делитель соседнего более младшего разр да,выходы компараторов данного разр да соединены с входами преобразовател . единичного кода в напр жение этого же разр да, соответствующий выход которого подключен к опорному входу преобразовател единичного кода в напр жение соседнего более младшего разр да , счетчик Also known is an analog-to-digital converter containing a strobe pulse generator, the input of which is connected to the trigger bus, decades of comparators, whose measurement input is connected to the input bus, and the reference inputs to the outputs of the corresponding decade dividers, a reference voltage source proportional to the value 10 between the output of which and the common bus include the decade division of the highest bit, the converters of the unit code to the voltage from the nth to the second to last minor bit, to the output of each of which is under The key is a decade divider of the neighboring lower bit, the outputs of the comparators of this bit are connected to the inputs of the converter. unit code to the voltage of the same discharge, the corresponding output of which is connected to the reference input of the converter of the single code to the voltage of the neighboring lower bit, counter

Недостатками известного устройст10 ва вл ютс относительна сложность и ограниченность функциональных возможностей , так как оно обеспечивает только кодирование сигналов без их дополнительной обработки (анализа).The disadvantages of the known device are the relative complexity and limited functionality, since it provides only the coding of signals without their additional processing (analysis).

1515

Цель изобретени - расширение функциональных возможностей устройства путем определени функции распределени измер емой величины.The purpose of the invention is to expand the functionality of the device by determining the distribution function of the measured quantity.

Поставленна цель достигаетс The goal is achieved

20 тем, что в аналого-цифровой преобразователь , содержащий генератор строби№1ульсов, вход которого соединен с шиной сигналов запуска, декады компараторов, измерительные входы 20 in that an analog-to-digital converter containing a strobe-1 pulses generator, the input of which is connected to the trigger signal bus, decades of comparators, measurement inputs

25 которых соединены с входной шиной, а опорные входы - с выходами соответствующих декадных делителей, источник опорного напр жени , пропорциоНсшьного величине 10, между выхо 30 дом которого и общей шиной включен25 of which are connected to the input bus, and the reference inputs - to the outputs of the corresponding decade dividers, the source of the reference voltage, proportional to the value of 10, between output 30 of which has a common bus and

декадный делитель старшего разр да, преобразователи единичного кода в напр жение с п-го до предпоследнего младшего разр да, к выходу каждого иэ которых подключен дека1дный деитель соседнего более младшего разр да , выходы компараторов данного разр да соединены с входами преобразовател единичного кода в напр жение этого же разр да, соответствующий выход которого подключен к опорному входу преобразовател единичного кода в напр жение соседнего более младшего разр да, счетчик, введены элементы И, НЕ, счетчики, ополнительные источники опорных напр жений, прйпорциональных веичинам от до 10, распределитель , элемент временной задержки, риггеры, матричные дешифраторы кодов, к выходам которых подключены выходы триггеров соответствуюих разр дов, а выходы каждого матичного дешифратора кода более старшего разр да соединены с соответствующими входами матричного деифратора Соседнего младшего раз да , за исключением матричного деифратора самого младшего разр да, к выходам которого .подключены вхоы счетчиков, управл ющие входы которых подключены к шине сигнала конца цикла преобразовани и через элемент временной задержки - к последнему выходу распределител , остальные выходы которого соединены с входами стробировани декад компараторов соответствующих разр дов и пер выми входами триггеров тех же разр дов , входы которых соединены через, элементы И и НЕ с выходами соответствующих компараторов, за исключением компаратора в каждой декаде , соответствующего старшему разр ду декады, выход которого подключен к второму входу соответствующего триггера непосредственно, информационный вход и вход сбр.оса распределител соединены соответственно с вы ходом и входом генератора стробим-. пульсов, а каждый дополнительный источник опорного напр жени подключен параллельно к декадному делителю соответствующего разр да.decadal high-order divider, converters of a single code to a voltage from n-th to the penultimate lower-order bit, the decoupler of the neighboring lower-order bit is connected to the output of each of them, and the outputs of the comparators of this bit are connected to the inputs of the converter of a single code to voltage of the same bit, the corresponding output of which is connected to the reference input of the converter of a single code to the voltage of the neighboring lower bit, a counter, the elements AND, NOT, counters are added, an additional source reference voltages, priportsionalnyh values from up to 10, the distributor, the element of time delay, riggers, matrix code decoders, the outputs of which are connected to the trigger outputs of the corresponding bits, and the outputs of each higher-level code decoder are connected to the corresponding inputs of the Neighbor matrix de-converter, on and off, with the exception of the smallest matrix deflector, to the outputs of which are connected the inputs of the counters, the control inputs of which are connected to the signal bus of the end of qi the conversion key and through the time delay element to the last output of the distributor, the remaining outputs of which are connected to the gates of the decade of the comparators of the corresponding bits and the first inputs of the trigger of the same bits, the inputs of which are connected through the elements AND and NOT to the outputs of the corresponding comparators, with the exception of the comparator in each decade corresponding to the highest bit of the decade, the output of which is connected to the second input of the corresponding trigger directly, the information input and the input of the conn. and the distributor is connected respectively to the output and the input of the generator strobe-. pulses, and each additional reference voltage source is connected in parallel to the decade divider of the corresponding bit.

На чертеже приведена схема предлагаемого устройства.The drawing shows a diagram of the proposed device.

Устройство содержит входную шину 1, шину 2 сигнала запуска, декадные делители 3, источник 4 опорного напр жени , пропорционального величине Ю (п - число дес тичных разр дов выходного кода) преобразователи 5 единичного кода в напр жение (ПЕКИ) от п-го старшего разр да до предпоследнего младшего разр да соответственно; декады компараторов б, начина с п-го старшего разр да до млад1иего разр да соответственно, генератор 7 стробимпульсов, распределитель 8, триггеры 9, элементы НЕ 10, элементы И 11, дополнительные источники 12 опорного напр жени , пропорциональные величинам от до 10The device contains an input bus 1, a start signal bus 2, decadal dividers 3, a source 4 of a reference voltage proportional to the value of U (n is the number of decimal bits of the output code) converters 5 of a single code to a voltage from the nth oldest bit to the next to last minor bit, respectively; decade of comparators b, starting from the nth high-order bit to the low-end bit, respectively, generator 7 strobes, distributor 8, triggers 9, elements NOT 10, elements 11 and 11, additional sources 12 of the reference voltage proportional to values from up to 10

5 соответственно; элемент 13 временной задержки, шину 14 сигнала конца цикла преобразовани , матричные дешифраторы 15 кодов с п-го до младшего разр дов соответственно, счетчики 16.5, respectively; the time delay element 13, the bus 14 of the signal of the end of the conversion cycle, the matrix decoders 15 codes from the nth to the lower bits, respectively, the counters 16.

0 Устройство работает следующим образом .0 The device operates as follows.

С приходом сигнала запуска на шину 2 распределитель подключает генератор стробимпульсов к своему первому выходу, а все ПЕКИ 5 сбрасываютс в нулевое положение (цепи сброса не обозначены).With the start of the start signal on bus 2, the distributor connects the strobe generator to its first output, and all COOKIES 5 are reset to zero (no reset circuits are marked).

Измер ема величина поступает на входы всех декад компараторов, в которых последовательно (разр д за разр дом ) по стробимпульсам сравниваетс с наборами параллельных уровней различных разр дов, образованных соответствующими источниками опорноjf . го напр жени на декадных делител х 3. Все делители 3 вл ютс идентичными , равноступенчатыми. По стробимпульсу, поступившему в ком- . параторы 6 (декады п-го старшего разр да), измер ема величина сравниваетс в них с набором опорныхThe measured value is fed to the inputs of all the decades of the comparators, in which they are sequentially (bit by bit) compared with strobe pulses with sets of parallel levels of different bits formed by corresponding sources jf. the voltage across the decade dividers 3. All dividers 3 are identical, equal-step. According to the pulse received in the com-. parators 6 (decades of n-th high bit), the measured value is compared in them with a set of reference

уровней напр жени с шагом, пропорциональным , образованных источником 4. Полученный единичный код п-го старшего разр да преобразуетс voltage levels in increments of, proportional to, formed by the source 4. The resulting unit code of the n-th most significant bit is converted

5 обратно в соответствующее напр жение в ПЕКИ 5.5 back to the corresponding voltage in the PECI 5.

Выходное напр жение ПЕКН 5 суммируетс с посто нным напр жением источника 12, равным единице старшегоThe output voltage of the PEKN 5 is summed with a constant voltage of source 12 equal to one higher

0 п-го разр да кода, т.е. шагу . При этом на подключенном в ПЕКН 5 декадном делителе 3 образуетс всегда набор уровней напр жени с более мелким шагом, про.порциональным величине строб5 импульсу, поступившему в компараторы б, формируетс код второго (n-l)-ro разр да измер емой величины . Этот код передаетс в ПЕКН соседнего младшего разр да, где преобразуетс в эквивалентное напр жение . При этом выходное напр же аие ПЕКН соседнего младшего разр да оказываетс пропорциональным двум старшим разр дам кода, что может быть обеспечено одним из двух вариантов.0 nth code bit, i.e. step. In this case, a set of voltage levels with a shorter step, proportional to the size of the strobe 5, is always generated on the decadal divider 3 connected to the PEKN. The code of the second (n-l) -ro bit of the measured value is generated. This code is transferred to the neighboring junior PEKN, where it is converted to an equivalent voltage. At the same time, the output voltage of the PEKN of the neighboring low bit is proportional to the two high bits of the code, which can be provided by one of two options.

5 в первом варианте используют ПЕКН различной разр дности (количество входных разр дов последующих ПЕКН последовательно возрастает на одну декаду) с передачей кода первого5 in the first variant, PEKNs of different sizes are used (the number of input bits of subsequent PEKNs sequentially increases by one decade) with the transfer of the first code

0 старшего разр да из одноразр дного ПЕКН 5 первого разр да в двухразр дный ПЕКН второго старшего разр да и т.д.0 of the highest bit of one bit of the first bit of a single bit of a second bit of a second bit of a second bit of a second bit of a second bit, and so on.

Claims

1. Mirsky G.Ya.Radioelectronic measurements. M., Energie, 1975,

with. 484-487, rice 9.27.

2. Authors certificate of the USSR 677097, cl. H 03 K 13/03, 1979 (prototype).