SU984033A1

SU984033A1 - Analogue-digital converter

Info

Publication number: SU984033A1
Application number: SU813326872A
Authority: SU
Inventors: Валерий Аркадьевич Ратмиров; Александр Семенович Чубуков; Виктор Иванович Паршин
Priority date: 1981-07-24
Filing date: 1981-07-24
Publication date: 1982-12-23

Description

(54) СЛЕДЯЩИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ.(54) FOLLOWING ANALOG-DIGITAL CONVERTER.

Изобретение относитс к преобразовател м сигнала из одной формы в другую и может быть использовано в электронных блоках сопр жени аналоговых и цифровых вычислительных машин.The invention relates to signal converters from one form to another and can be used in electronic interface blocks of analog and digital computers.

Известен аналого-цифровой преоб-; раэователь (АЦП) со ступенчатым пилообразным напр жением, в котором на счетный вход счетчика, соединенного е цифро-аналоговым преобразователем (ЦАП), подаетс последовательность импульсов. В момент времени, когда пилообразно нарастающее напр жение на выходе ЦАП станет равным преобразуемому с датчика, компаратор останавливает генератор. Код, зафиксироный на счетчике, буиет пропорционален преобразуемому напр жению на датчике. Затем счетчик обнул етс и генератор запускаетс вновь. Cl.Known analog-to-digital; A raster (ADC) with a stepped sawtooth voltage, in which a sequence of pulses is applied to the counting input of a counter connected by an digital-to-analog converter (DAC). At the point in time when the ramp across the output voltage of the DAC becomes equal to that converted from the sensor, the comparator stops the generator. The code recorded on the meter is proportional to the voltage being converted on the sensor. Then the counter is reset and the generator starts up again. Cl.

Недостатком этого АЦП вл етс низкое быстродействие преобразовани , так как затрачиваетс врем на полное заполнение счетчика.The disadvantage of this A / D converter is the low conversion speed, since it takes time to completely fill the counter.

Известен также след щий АЦП, в котором счетчик не сбрасываетс в ноль в ка адом цикле преобразовани , за счет чего повышаетс его быстродействие . При превышении напр жением на ЦАП напр жени на датчике счетчикAlso known is a following A / D converter, in which the counter is not reset to zero in each conversion cycle, thereby increasing its speed. When the voltage on the DAC voltage is exceeded on the sensor counter

переключаетс на списание ранее записанных импульсов и наоборот Г2.switches to write off previously recorded pulses and vice versa G2.

Существенным недостатком таких АЦП вл етс сравнительно низка точность преобразовани из-за автоколебательного процесса в замкнутой обратной св зью системе.A significant disadvantage of such an ADC is the relatively low conversion accuracy due to the auto-oscillation process in a closed-loop feedback system.

Цель изобретени - повышение точности и быстродействи преобразова10 ни .The purpose of the invention is to improve the accuracy and speed of conversion.

Поставленна цель достигаетс тем, что в следующий аналого-цифровой преобразователь, содержатдай цифроаналоговый преобразователь, входы ко15 торого подключены к выходам счетчиков и старших разр дов, а выход подключен к первому входу компаратора, .второй вход которого подключен к датчику входного сигнала, введены The goal is achieved by the fact that the next analog-to-digital converter contains a digital-to-analog converter, the inputs of which are connected to the outputs of counters and higher bits, and the output is connected to the first input of the comparator, the second input of which is connected to the sensor of the input signal, entered

20 шесть элементов И, элемент И-НЕ, элемент ИЛИ, три триггера, элемент НЕ и. генератор импульсов, выход которого соединен с первыми входами первого и второго элементов И,второй вход пос25 леднего соединен с выходом элемента И-НЕ и с вторым входом первого элемента И,третий вход соединен с инверсным выходом первого триггераи первым входом третьего элемента И, а выход 20 six elements AND, element NAND, element OR, three triggers, element NOT and. a pulse generator, the output of which is connected to the first inputs of the first and second elements AND, the second input of the last 25 is connected to the output of the NAND element and to the second input of the first element AND, the third input is connected to the inverse output of the first trigger and the first input of the third element AND

Claims

1.Balakai B.iT. and others. Integrated circuits of the ADC, ILP. M., Energie, 1978, p.48.

2. Same with 49.

Ud

Fie.2

ii ii z5j