SU951678A1 - Формирователь импульсов - Google Patents
Формирователь импульсов Download PDFInfo
- Publication number
- SU951678A1 SU951678A1 SU812965864A SU2965864A SU951678A1 SU 951678 A1 SU951678 A1 SU 951678A1 SU 812965864 A SU812965864 A SU 812965864A SU 2965864 A SU2965864 A SU 2965864A SU 951678 A1 SU951678 A1 SU 951678A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- output
- pulse
- pulses
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Description
Изобретение относитс к импульсн технике и может быть использовано в устройствах обработки информации. . Известно устройство дл выделени первого и последнего импульсов в пачке, содержащее элемент задержки , вход которого подключен к одном из входов элемента И и через инвертор - к одному из входов элемента И, выход элемента задержки подключе к другим входам элемента И, выходы которых через элемент ИЛИ подклю чены к счетному входу триггера, еди ничный выход которого подключен к третьему входу второго элемента И , а нулевой выход подключен к третьему входу первого элемента И И , Однако известное устройство обла дает ограниченными функциональными возможност ми. Наиболее близким к предложенном по технической сущности вл етс устройство исключени потерь при формировании статически распределенных во времени импульсов. Это устройство имеет формирователь, который срабатывает при поступлении входного импульса через элемент ИЛИ и по выходному сигналу подготавливает вход элемента И. С окончанием входного импульса триггер опрокидываетс в рабочее состо ние и тем самым подготавливает вход элемента И.Если же во врем формировани первого импульса на вход формировател поступит второй импульс , то этот импульс выдел етс через элемент совпадений, если же этот сигнал не поступит, то на выходе второго элемента отсутствует сигнал. Каждый раз с окончанием формировани триггер возвращаетс в исходное состо ние, с поступлением следующего импульса весь цикл повтор етс . Выделенные импульсы записываютс в сдвигающий регистр, осуществл ющий автоматическую переда39
чу записанных импульсов с последнего разр да на вход формировател . Одновременно с передачей импульса последний разр д сбрасываетс в исходное состо ние сигналов другого формировател и происходит автоматический сдвиг последующих разр дов 2 .
Однако в схеме не исключаетс возможность совпадени входного и записанного импульсов, что ухудшает точность формировани импульсов.
Целью изобретени вл етс повышение точности формировани импульсо
Поставленна цель достигаетс тем, что в формирователь импульсов, содержащий первый триггер, вход которого через последовательно соединенные первые элементы И и НЕ подключен к входной шине, а выход через второй элемент И св зан с входом второго триггера, один выход которого через третий элемент И подсоединен к входу элемента ИЛИ, выход которого соединен с входом формировател , включающегр в себ третий триггер с устройством задержки в цепи обратной св зи, выход третьего триггера соединен с вторым входом первого элемента И, а также четвертый элемент И, один вход которого подключен к второму выходу третьего триггера, введен второй элемент НЕ, вход которого подключен к выходу третьего элемента И, а выход через четвертый элемент И св зан с вторым входом элемента ИЛИ, выход которого дополнительно соединен с вторым, входом второго триггера, первый выход которого дополнительно соединен с вторым входом первого триггера, а другой выход - с третьим входом первого элемента И, при этом вторюй выход третьего триггера соединен с вторым входом третьего элемента И, третий вход которого св зан с выходом формировател , а входна шина соединена с вторьви входом второго элемента И и с третьим входом четвертого элемента И.
На чертеже представлена схема формировател импульсов.
Формирователь содержит элемент НЕ 1, четвертый элемент И 2, элемент ИЛИ 3, формирователь , элемен НЕ 5, первый элемент И 6, первый триггер 7. второй элемент И 8, второй триггер 9. третий элемент И 10, третий триггер 11, вход щий в соста
6784
формировател Ц, с устройством задержки , выполненньм на основе инвертора 12, резистора 13, диода 1, конденсатора 15 и второго инвертора 16.
Устройство работает следующим образом .
С поступлением -первого входного импульса через последовательно соединенные элементы И 2 и ИЛИ 3 запускаетс формирователь k и формируетс импульс, длительность которого равна времени разр да конденсатора 15, При спаде первого импульса срабатывает элемент НЕ 5 и через элемент И 6, подготовленный выходными сигналами триггеров 1 1 и 9, триггер 7 устанавливаетс в рабочее состо ние и тем самым подготавливает вход элемента И8.
Если во врем формировани перво го импульса на вход формировател поступает следующий импульс, то этот импульс не просчитываетс , а выдел етс с помощью элемента И8 и запоминаетс триггером 9. Одновременно триггер 7 опрокидываетс -в исходное состо ние. Записанный импульс через элементы И 10 и ИЛИ 3 после зар да
Q конденсатора до логического уровн инвертора 1б, обеспечивающего паузы между выходными импульсами формировател , поступает на вход формировател , и происходит формирование второго импульса. Элемент НЕ1 исключает совпадение входного зажимнаго импульса. Передним фронтом импульса с выхода элемента ИЛИ 3 триггер 9 опрокидываетс в исходное состо ние .
Предлагаемое устройство выгодно отличаетс от известного простотой схемного решени и повышенной точностью .
Claims (2)
1.Авторское свидетельство СССР № 699663, кл. Н 03 К 5/153, 1979.
2.Абдурахимов А.А. и др. Исключе ние потерь при формировании статистически распределенных во времени импульсов . ПТЭ, 1975, N 1, с. 122, рис.1
)fO
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU812965864A SU951678A1 (ru) | 1981-02-13 | 1981-02-13 | Формирователь импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU812965864A SU951678A1 (ru) | 1981-02-13 | 1981-02-13 | Формирователь импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU951678A1 true SU951678A1 (ru) | 1982-08-15 |
Family
ID=20911748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU812965864A SU951678A1 (ru) | 1981-02-13 | 1981-02-13 | Формирователь импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU951678A1 (ru) |
-
1981
- 1981-02-13 SU SU812965864A patent/SU951678A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU951678A1 (ru) | Формирователь импульсов | |
SU733096A1 (ru) | Селектор импульсов по длительности | |
SU1403064A1 (ru) | Устройство дл обслуживани запросов | |
SU1170601A2 (ru) | Формирователь импульсов | |
SU400035A1 (ru) | Накопитель импульсов | |
SU1150737A2 (ru) | Генератор последовательности импульсов | |
SU684767A1 (ru) | Устройство дл преобразовани двоичного кода числа в последовательность импульсов | |
SU834857A2 (ru) | Генератор тока пилообразной формы | |
SU455468A1 (ru) | Формирователь импульсов по переднему и заднему фронту входного импульса | |
SU425337A1 (ru) | Устройство для выделения одиночного импульсам\ | |
SU414743A1 (ru) | Счетчик с коэффициентом счета 2"—2'^ ' ' | |
SU907817A1 (ru) | Устройство оценки сигнала | |
SU1444955A1 (ru) | Устройство дл приема информации | |
SU943701A1 (ru) | Устройство дл формировани дополнительного кода | |
SU1529445A1 (ru) | Счетное устройство | |
SU970706A1 (ru) | Счетное устройство | |
SU1665504A1 (ru) | Цифрова регулируема лини задержки | |
SU1106022A1 (ru) | Логический узел | |
SU799120A1 (ru) | Устройство задержки и формировани иМпульСОВ | |
SU746899A1 (ru) | Селектор импульсов | |
SU1591049A1 (ru) | Фотоэлектрическое считывающее устройство 2 | |
SU1026316A1 (ru) | Счетчик импульсов в коде Гре (его варианты) | |
SU790349A1 (ru) | Делитель частоты с нечетным коэффициентом делени | |
SU866747A1 (ru) | Устройство считывани показаний счетчика | |
SU1239843A1 (ru) | Устройство дл преобразовани серии импульсов |