SU746899A1

SU746899A1 - Селектор импульсов

Info

Publication number: SU746899A1
Application number: SU772561059A
Authority: SU
Inventors: Александр Иванович Воробьев; Михаил Владимирович Акинин
Original assignee: Войсковая Часть 44388 Р/1
Priority date: 1977-12-28
Filing date: 1977-12-28
Publication date: 1980-07-07

Description

Союз Советских

Социалистических Республик

Государственный .комитет

СССР ло делам изобретений и открытий —— - ---г-’— --Всесо·'?.·; а ’ ; НС- П? V·. |

О П ИС*Ή И Е ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву - (22) 3аявлено28.12.77 (21) 2561059/18-21 с присоединением заявки № - (23) Приоритет

Опубликовано 07.07.80, Бюллетень № 25

Дата опубликования описания 08.07.80.

ου 746899 (51 )М. Кл^{1 2 * *}

Н 03 К 5/18 (53) УДК 621.

1374(088.8)

(72) Авторы изобретения

А. И. Воробьев и М. В. Акинин

I (71) Заявитель

(54) СЕЛЕКТОР ИМПУЛЬСОВ

Предлагаемый селектор импульсов предназначен для использования в радиотехнических установках различного назначения, в частности для выделения периодической последовательности импульсов на фоне хаотических помех, а также для разделе^ ⁵ния совокупности серий импульсных сигналов с различными частотами следования.

Известен селектор импульсов, содержаший блок задержки, пересчетную схему и цепь сброса, вход которой соединен с первым и вторым входами элемента совпадения, а выход - с нулевым входом триггера [1] . ₁₅

Недостатком известного селектора импульсов является низкая надежность его.

Цель изобретения - повышение надежности селектора. ' _и

Поставленная цель достигается тем, что в селектор импульсов, содержащий блок задержки, пересчетную схему, вход и деть сброса которой соединены соот2 ветсТвенно с первым и вторым входами элемента совпадения, а выход - с нулевым входом триггера, в него введены элементы ИЛИ-НЕ и И-НЕ, выход последнего из которых соединен с первым входом блока задержки, второй вход которого подключен к выходу элемента ИЛИ-HE, первый вход которого соединен с выходом пересчетного' элемента а второй вход - с выходной шиной, с выходом элемента совпадения и с единичным входом триггера, нулевой выход которого подключен к первому входу элемента И-НЕ, второй вход которого подключен к входной шине, а единичный выход триггера подключен к третьему входу блока задержки, выход которого подключен к первому входу элемента совпадения.

Блок задержки этого селектора состоит из генератора тактовой частоты, выход которого подключен к счетным входам триггеров регистра сдвига, первого и второго триггера, I -вход которого соединен с единичным выходом триггера старшего разряда регистра сдвига и одг ним из I -входов первого триггера, второй I - вход которого подключен к третьему входу блока задержки, К-вход - к Пулевому выходу триггера старшего разряда регистра сдвига и к входу второго триггера, вход установки нуля регистра сдвига которого соединен со вторым входом блока задержки, первый вход которого подключен ко входу установки единицы первого триггера, единичный и нулевой выходы которого соединены соответственно с I - и К-входами триггера младшего разряда регистра сдвига.

На чертеже представлена структурная схема селектора импульсов.

Селектор импульсов содержит блок 1 задержки, второй вход которого соединен с выходом элемента И-НЁ 2, первый вход которого подключён к входу се-г лектора в цепи сброса пересчетной схемы 3. Выход пересчетной схемы соединен с нулевым входом триггера 4, единичный вход которого подключен к второму входу элемента ИЛИ-НЕ 5 и выходу элемента совпадения 6. Кроме того, блок 1 задержки имеет генератор 7 тактовой частоты, выход которого соединен с счетными входами триггера 8, триггера регистра сдвига 9 и триггера 10. I - и К - входы триггера 10 подключены соответственно к единичному и нулевому выходам триггера старшего разряда регистра сдвига, а также второму J -входу и К-входу триггера 8.

746899 4

Селектор импульсов работает следующим образом.

В исходном состоянии триггеры 8 и 10 и триггеры регистра сдвига 9 находятся в нулевом состоянии, так как генератор 7 тактовой частоты все время вырабатывает импульсы сдвига, а триггер 8 заблокирован по первому -входу нулевым потенциалом с единичного выхода триггера 4 (обратная связь регистра сдвига разомкнута).

Импульсы входной'последовательности проходят через элемент И-НЕ 2, который имеет разрешение по второму входу на единичный вход триггера 8, устанавливая его в единичное состояние. Одновременно тактовыми импульсами с генератора 7 происходит сдвиг этой информации по разрядам регистра.

Точность селектирования определяется частотой следования 7 импульсов генератора 7 тактовой частоты, которая подсчитывается по формуле <

F -(ΝΗΥί , .Где N - количество триггеров в регистре сдвига, { - частота следования импульсов селектируемой последовательности.

Выходные импульсы с триггера 10 и импульсы входной последовательности поступают на соответствующие входы 6 элемента совпадения, выделяющего импульсы заданной частоты из входного сигнала.

Нулевые входы триггера 10, и триггеров регистра сдвига 9 соединены с третьим входом блока 1 задержки, который является выходом элемента ИЛИ-НЕ 5. Первый и второй входы блока задерж- ^ζки подключены соответственно к первому -входу и единичному входу триггера 8. Единичный и нулевой выходы триггера 8 соединены соответственно 1 и К-входами триггера младшего разряда ⁴регистра сдвига 9. Единичный выход триггера 10 подключен к выходу блока 1 задержки. Первый вход элемента совпадения 6 соединен с входом пересчетной схемы 3 и выходом блока 1 задержки. ⁵Второй вход элемента совпадения 6 подключен к цепи сброса пересчетной схемы 3, выход которой соединен с первым входом элемента ИЛИ-НЕ 5. Единичный и нулевой выходы триггера 4 соответст- ⁵венно подключены к первому входу блока 1 задержки и второму входу элемента И-НЕ 2.

Первый импульс с элемента 6 совпадения, пройдя через элемент ИЛИ-НЕ 5, осуществляет сброс триггеров регистра сдвига 9 и триггера 10. Кроме того, этим импульсов опрокидывается триггер 4, в результате чего с нулевого выхода этого триггера выдается запрет на элемент И-НЕ 2 (дальнейшая запись информации в регистр сдвига не происходит) а с единичного выхода - выдается разрешение на первый - вход триггера 8 (кольцевая обратная связь регистра сдвига замыкается) и логическая единица, записанная до этого в триггере 8, будет циркулировать по регистру сдвига из разряда в разряд с частотой следования -импульсов генератора тактовой частоты до окончания иМпульсной последовательности. Очередные прямоугольные импульсы на единичном выводе триггера 10 будут появляться с частотой следования селектируемых импульсов и при их совпадении на элементе 6 будет происходить выделение ж'пульсов полезного сигнала из входной последовательности.

Одновременно прямоугольные импульсы с триггера 10 поступают на пересчетную схему 3 и при отсутствии совпадения $ этого импульса с импульсом полезного сигнала, что соответствует пропуску импульсов в селектируемой последовательности, пересчетная схема подсчитывает число пропущенных импульсов. Причем_tесли во входной последовательности имеются пропуски полезного сигнала и при этом их число не превышает коэффициента пересчета схемы 3, то это не нарушает работы селектора. Если число про- ¹⁵пущенных импульсов превышает коэффициент пересчета схемы 3, последняя подсчитывает заданное число пропусков и вырабатывает импульс, которым осуществляется сброс триггеров 4 и 10 и трит- ²⁰геров регистра сдвига 9 в нулевое состояние. Селектор снова готов к работе.

С поступлением первого после пропуска импульса последовательности пересчетная схема 3 сбрасывается и производится ²⁵запуск селектора.

Предлагаемый селектор импульсов содержит лишь девять функциональных узлов. При этом сохраняются все электрические характеристики прототипа, а имен- ³⁰но:

высокая надёжность селектирования при наличии пропусков в селектируемой последовательности;

исключение ложного срабатывания се- 55 лектора при наличии помех как внутри, так и перед селектируемой последовательностью.

Это позволяет сократить габариты, уменьшить потребление энергии и снизить ⁴⁰стоимость селектора.

Исходя из принципа построения предлагаемый селектор может быть полностью реализован на одной системе элементов, например импульсно-потенциаль- ⁴⁵ной системе элементов (транзисторнотранзисторная логика), а благодаря в его составе только одного функционального узла - генератора тактовой частоты требующего предварительной настройки, ⁵⁰значительно упрощается настройка и регулировка селектора.

Claims

(54) СЕЛЕКТОР ИМПУЛЬСОВ . - . Предлагаемый селектор импульсов пре назначен ал использовани в радиотехнических установках различного назначени в частности дл выделени периодической прспедовательности импульсов на фоне хаотических помех, а также дл разделени совокупности серий импульсных сиг налов с различными частотами следова- ни .. Известен селектор импульсов, содержащий блок задержки, пересчетную схему и цепь сброса, вход которой соединен с первым и вторым входами элемента со п1адени , а выход - с нулевь1м входом триггера l} . Недостатком известного селектора импульсов вл егч: низка надежность его. Цель изобретени - повышение надежности селетстора. Поставленна цель достигаетс тем, что в селектор импульсов, содержащий блок задержки, пересчетную схему, вход и ц«1Ь сброса которой соединены соот ветственно с первым и вторым входами элемента совпадени , а выход - с нулевым входом триггера, в него введены элементы ИЛИ-НЕ и И-НЕ, выход цоследнего из которых соединен с первьхм входом блока задержки, второй вход которого подключен к выходу элемента , первый вход которого соединен с выходом пересчетного элемевта а второй вход - с выходной шкной, с выходом элемента соштадени с единичным входом триггера, вулевой вьхход которого подключен к первому входу элемента И-НЕ, второй вход которого подключен к входной шине, а единичный выход триггера подключен к третьему входу блока задержки , выход которого подключен к первому входу элемента совпадени . Блок задержки этого селектора состоит из генератора тактовой частоты, выход которого подключен к счетным входам т ггеров регистра сдвига, первого к второго триггера, 1 -вход которого соединен с единвчнык выходом т шггера старшего разр да регистра сдвига и одг ним из 1 -входов первого триггера, второй 1 - вход которого подключен к треть ему входу блока задержки, К-вход - к йулевому выходу триггера старшего разр да р№истра сдвига и к входу второго триггера, вход установки нул регистра сдвига которого соединен со вторым вхо:дом блока задержки, первый вход которого подключен ко входу установки ёдиниды первого триггера, единичный и нулевой выходы которого соединены соответственно с 1 - К-входами триггера младшего разр да регистра сдвига. На чертеже представлена структурна схема селектора импульсов. Селектор импульсов содержит блок 1 задержки, второй вход которого соединен с выходом элемента И-НЕ 2, первый вход которого подключен к входу сог лектора в цепи сброса пересчетной схемы 3. Выход пересчетной схемы соединен с нулевым входом триггера 4, единичный вход которого подключен к второму вхойу элемента ЙЛИ-НЕ 5 и выходу элемента совпадени 6. Кроме того, блок 1 задер ки имеет генератор 7 тактовой частоты, выход которого соединен с счетными вхо дами триггера 8, триггера регистра сдви га 9 и триггера 10. 1-й К - входы триггера 10 подключены соответственно к единичному и нулевому выходам триггера старшего разр да регистра сдвига, а также второму 3 „ -входу и К-входу триггера 8.. Нулевые входы триггера 10, и триггеров регистра сдвига 9 соединены с третьим входом блока 1 задержки, который вл етс выходом элемента 5. Первый и второй входы блока задержки подключены соответственно к первому J -входу и единичному входу триггера 8. Единичный и нулевой выходы триггера 8 соединены соответственно 1 и К-входами триггера младшего разр да регистра сдвига 9. Единичный выход три гера 10 подключен к выходу блока 1 задержки. Первый вход элемента совпадени 6 соединен с входом пересчетной схемы 3 и выходом блока 1 задержки. Второй вход элемента совпадени 6 подключен к цепи сброса пересчетной схемы 3, выход которой соединен с первым входом элемента ИЛР1-НЕ 5. Единичный к нулевой выходы т|р)иггера 4 соответственно подключены к первому входу блока 1 задержки и второму входу элемента И-НЕ 2. Селектор импульсов работает следующим образом. В исходном состо нии триггеры 8 и 10 и триггеры регистра сдвига 9 наход тс в нулевом состо нии, так как генератор 7 тактовой частоты все врем вырабатывает импульсы сдвига, а триггер 8 заблокирован по первому Т -юсоду нулевым потенциалом с единичного выхода триггера 4 (обратна св зь регистра сдвига разомкнута). Импульсы входной последовательности проход т через элемент И-НЕ 2, который имеет разрешение по второму входу на единичный вход триггера 8, устанавлива его в единичное состо ние. Одновременно тактовыми импульсами с генератора 7 происходит сдвиг этой информации по разр дам регистра. Точность селектировани определ етс частотой следовани импульсов генератора 7 тактовой частоты, котора подсчитываетс по формуле p-CNMVt , .где N - крличество триггеров в регистре сдвига, { - частота следовани импульсов селектируемой последовательности . Выходные импульсы с триггера 10 и импульсы входной последовательности поступают на соответствующие входы 6 элемента совпадени , выдел ющетО импульгсы заданной частоты из входного сигнала . Первый импульс с элемента 6 совпадени , пройд через элемент ИЛИ-НЕ 5, осуществл ет сброс триггеров регистра сдвига 9 и триггера 10. Кроме того, этим имгульсов опрокидываетс триггер 4, в результате чего с нулевого выхода этого триггера выдаетс запрет на элемент И-НЕ 2 (дальнейша запись информации в рег:истр сдвига не происходит) а с единичного выхода - выдаетс разрешение на первый - вход триггера 8 (кольцева обратна св зь регистра сдвига замыкаетс ) и логическа единица, записанна до этого в триггере 8, будет циркулировать по регистру сдвига из разр да в разр д с частотой следовани им- . ульсов генератора тактовой частоты до кончани И1 1пульсной последовательности. чередные пр моугольные импульсы на диничном выходе триггера 10 будут повл тьс с частотой следовани селектиуемых импульсов и при их совпадении на лементе 6 будет происходить выделение шпульсов полезного сигналаиз входной последовательности. Одновременно пр моугольные импульс с триггера 10 поступают на пересчетную схему 3 и при огсутстък совпадени этого импульса с импульсом полезного сигнала, что соответствует пропуску импульсов в селектируемой последовательности , пересчетна схема подсчитывает число пропущенных импульсов. Причем если во входной последовательности имеютс пропуски полезного сигнала и при этом их число не превышает коэффициента пересчета схемы 3, то это не нарушает работы селектора. Если число пропущенных импульсов превышает коэффициент пересчета схемы 3, последн под считывает заданное число пропусков и вырабатывает импульс, которым осущест вл етс сброс триггеров 4 и 10 и триггеров регистра сдвига 9 в нулевое состо ние . Селектор снова готов к работе. С поступлением первого после пропус ка импульса последовательности пересчет на схема 3 сбрасываетс и производитс запуск селектора. Предлагаемый селектор импульсов со держит лишь дев ть функциональных уэлов . При этом сохран ютс все электрические характеристики прототипа, а имен но: высока надёжность селектировани п наличии пропусков в селектируемой последовательности; исключение ложного срабатывани селектора при наличии помех как внутри, т и перед селектируемой последовательностью . Это позвол ет сократить габариты, уменьшить потребление энергии и снизит стоимость селектора. Исход из принципа построени предлагаемый селектор может быть полностью реализован на одной системе элементов , например импульсно-потенциальной системе элементов (транзисторнотранзисторна логика), а благодар в его составе только одного функционального узла - генератора тактовой частоты требующего предварительной настройки, значительно упрощаетс настройка и регулировка селектора. Формула изобретени 1.Селектор импульсов, содержащий блок задержки, пересчетную схему, вход и цепь сброса которой соединены COOTV ветственйо Ь первым и вторым входами элемента совпадени , а выход - с нулевым входом триггера, отличающ и и с тем, что, с целью повышени надежности селектора, в него введены элементы ИЛ И-НЕ и И-НЕ, выход последнего из которых соединен с первым входом блока задержки, второй вход которого подключен к выходу элемента ИЛ И-НЕ, первый вход которого соединен с выходом пересчётной схемы, а второй вход - с выходной шиной, с выходом элемента совпадени и с единичным входом триггера, нулевой выход которсйго подключен к первому входу элемента И-НЕ второй вход которого подключен к входной шине, а единичный выход триггера подключен к третьему блока задержки , выход которого подключен к первому входу элемента совпадени .
2.Селектор импульсов по п. 1, о т личающи йс тем, что блок задержки состоит из генератора тактовой частоты, выход которого подключен к счетным входам триггеров регистра сдйига , первого и второго триггера, X -вход которого соединен с единичным- вьтходом триггера старшего разр да регистра сдвига и одним из I-входов первого триггера , второй 1 -вход которого подключен к третьему входу блока задержки, К-вход к нулевому выходу триггера старш ало разр да регистра сдвига и к входу- второго триггера, вход установки нул регистра сдвига .соединен со вторым входом блока задержки, первый вход которого подключен ко входу установки единицы первого триггера, единичный и нулевой выходы которого соединены соответственно с 1 - и К-входами триггера младшего разр да регистра сдвига. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство по за вке № 2413041/21, кл. И 03 К 5/18, 1976.

. ,

вгййй -и.

;/Я-г гг-:::«,- --