SU944097A1 - Умножитель частоты - Google Patents

Description

(5) УМНОЖИТЕЛЬ ЧАСТОТЫ

Изобретение относитс  к радиотехнике и может использоватьс  дл  умножени  частоты, в частности, в час тотомерах низких частот дл  расширени  диапазона измерений. Известен умножитель частоты, содержащий первый и второй опорные генераторы , а также последовательно со единенные первый счетчик блок пам ти , блок сравнени ,, второй вход которого соединен с выходом второго счетчика, буферное устройство, элемент ИЛИ, втЪрой вход которого соеди нен с выходом блока дифференцировани , а выход - с установочным входом второго счетчика, при этом установоч ные входы первого счетчика и блока пам ти и вход блока дифференцировани  соединены между собой, а точка их соединени   вл етс  входом умножи тел  частоты l. Однако известный умножитель час ,тоты имеет относительно узкий диа1пазон умножаемых частот из-за неполного использовани  емкости счетчиков , блока пам ти и блока сравнени } так как код на входе блока сравнени  содержит в себе код, соответствующий минимальному значению периода входной частоты и представл ющий собой избыточную информацию, которой перегружаютс  счетчики, блок пам ти и блок сравнени . Цель изобретени  - расширение диапазона умножаемых частот. Дл  этого в умножителе частоты, содержащем первый и второй опорные генераторы, а также последовательно соединенные первый счетчик, блок пам ти, блок сравнени , второй вход которого соединен с выходом второго счетчика,буферное устройство, элемент ИЛИ, второй вход которого сое динен с выходом блока дифференцировани , а выход - с установочным входом второго счетчика, при этом уста (Новочные входы первого счетчика и лока пам ти и вход блока дифференцировани  соединены между собой, -а точка их соединени   вл етс  входом умножител  частоты, между выходом первого опорного генератора и счетным входом первого счетчика введены последовательно соединенные первый делитель частоты, первый триггер и первый элемент И, выход которого соединен также с установочным входом первого делител  частоты, а второй вход - с выходом первого опорного генератора, между выходом второго опорного генератора и счетным входом второго счетчика введены последовательно соединенные второй делитель частоты, второй триггер и второй элемент И, выход которого соединен также с установочным входом второго делител  частоты, а второй вход с выходом второго опорного генератора , при этом установочный вход второ го триггера соединен с выходом второ го элемента ИЛИ, а установочный вход Первого триггера соединен с установо входом первого счетчика. На чертеже представлена структурна  электрическа  схема предложенног умножител  частоты. Умножитель частоты содержит блок дифференцировани  1, элемент ИЛИ 2, первый опорный генератор 3 первый счетчик t, блок пам ти 5, блок сравнени  6, буферное устройство 7, второй опорный генератор 8, второй счет чик 9. первый делитель частоты 10, второй делитель частоты 11, первый триггер 12, второй триггер 13 первый элемент И 1 t и второй элемент И 15. Поступление импульса умножаемой частоты faj( на установочные входы первого счетчика i, блока пам ти 5 и первого триггера 12 вызывает перенос кода в блок пам ти 5 из первого счетчика , обнуление последнего и ог(рокидывание первого триггера 12. При этом прекращаетс  поступление сигнала с пр мого выхода первого триггера 12 на второй вход первого элемента И 1 и запрещаетс  прохождение через элемент И И импульсов первого опорного генератора 3 импульсы которого поступают на вход первого делител  частоты 10. После накоплени  в делителе часто ты 10 NO числа импульсов, определ ющего коэффициент делени  делител  час тоты 10,с выхода последнего на счетный вход триггера 12 поступает импульс,воз 9 7 вращающий его в исходное состо ние, и на пр мом выходе триггера 12 вновь возникает сигнал, разрешающий прохождение импульсов первого опорного генератора 3 через элемент И 1 на счетный вход первого счетчика и установочный вход первого делител  частоты 10, чем достигаетс  блокировка накоплени  в последнем импульсо в первого опорного генератора 3 и запол нение этими импульсами первого счетчика до по влени  следующего импульса умножаемой частоты foy. Записанный в блоке пам ти 5 код непрерывно поступает на один вход блока сравнени  6, на другой вход которого поступает код с выхода второго счетчика 9. При совпадении этих кодов блок сравнени  6 выдает сигнал на буферное устройство 7 на выходе которого формируетс  импульс, поступающий на выход умножител  частоты и на первый вход элемента ИЛИ . 2, на второй вход которого поступают импульсы1 с выхода блока дифференцировани  1. Сигнал с выхода элемента ИЛИ 2 поступает на установочный вход втдрого триггера 13 и установочный вход второго счетчика 9, обнул   его. При этом триггер 13 опрокидываетс  и на его пр мом выходе исчезает сигнал , разрешающий прохождение через второй элемент И 15 импульсов второго опорного генератора 8. Эти импульсы проход т на вход второго делител  частоты 11. После накоплени  в делителе частоты 11 N числа импульсов , на его выходе по вл етс  сигнал, который поступает на счетный вход второго триггера 13 и возвращает его в исходное состо ние. В этом случае на пр мом выходе второго триггера 13 возникает сигнал, который поступает на один вход второго элемента И 15 и разрешает прохождение через элемент И 15 импульсов второго опорного генератора 8 на счетный вход второго счетчика 9 и установочный вход второго делител  частоты 11. При этом происходит блокировка основного входа второго делител  частоты 11 и накопление импульсов второго делител  частоты 11 и накопление импульсов второго опорного генератора 8 во втором счетчике 9 до следующего момента совпадени  кодов на входах блока сравнени  6 или по влени  следующего импульса умножаемой частоты, который.

воздейству  на вход блока дифференцировани  1, вызывает обнуление второго счетчика 9 и опрокидывание второго триггера 13. Блок дифференцировани  1 и элемент ИЛИ 2 позвол ют синхронизировать начало циклов работ второго делител  частоты 11, второго триггера 13, второго элемента И 15 и второго счетчика 9 с по влением импульсов умножаемой частоты, что обеспечивает ограничение набега фазы во втором счетчике 9За один период умножаемой частоты g5 в первом счетчике 4 накапливаетс  число N импульсов первого опорного генератора 3, равное

N --.T«.-N , (1)

вх - ЧИСЛО импульсов, выданных первым опорным генератором 3 за один период умножаемо частоты число импульсов, выдаваемы первым опорным генератором 3 за интервал времени, рав ный минимальному периоду Т уу,и умножаемой частоты g и коэффициент делени  первого делител  частоты 10; частота на выходе первого опорного генератора 3; период умножаемой частоты. За один период Тр,(5 выходной част ты f 01,14 ° втором счетчике 9 накапли ваетс  число N импульсов второго опорного генератора 8, равное WBb,X-% частота на выходе второго опорного генератора 8; коэффициент делени  второго делител  частоты 11. полученных равенств следует i-i . I вх вых -17 С) частота f на выходе умножител  частоты во столько раз выше частоты Q умножаемой частоты, во сколько раз частота 2. второго опорного генератора 8 выше частоты перво го опорного генератора 3.

На один вход блока сравнени  6 поступает код, соответствующий разности значений текущего и минимального периодов умножаемой частоты, а

на другой вход его поступает код, соответствующий разности значений текущего и минимального периода выходной частоты, что позвол ет либо упростить конструкцию умножител  частоты за счет сокращени  радиоэлементов, определ ющих емкость (разр дность) первого и второго счетчиков i и 9, блока пам ти 5 и блока сравнени  6, либо расширить допустимый диапазон

Claims (1)

1. изменени  умножаемой частоты за счет увеличени  допускаемого значени  минимального периода умножаемой частоты . Формула изобретени  Умножитель частоты, содержащий первый и второй опорные генераторы, а также последовательно соединенные первый счетчик, блок пам ти, блок сравнени , второй вход которого соединен с выходом второго счетчика, буферное устройство, элемент ИЛИ, второй вход которого соединен с выходом блока дифференцировани , а выход - с установочным входом второго счетчика, при этом установочные входы первого счетчика и блока пам ти и вход блока дифференцировани  соединены между собой, а точка их соединени   вл етс  входом умножител  частоты , отличающийс  тем, что, с целью расширени  диапазона умножаемых частот, между выходом первого опорного генератора и счетным входом первого счетчика введены последовательно соединенные первый делитель частоты, первый триггер и первый элемент И, выходы которого соединен также с установочным входом пер-, вого делител  частоты, а второй входс выходом первого опорного генератора , между выходом второго опорного генератора и счетным входом второго счетчика введены последовательно соединенные второй делитель частоты, второй триггер и второй элемент И, выход которого соединен также с установочным входом второго делител  частоты, а второй вход - с выходом второго опорного генератора, при этом установочный вход второго три( гера соединен с выходом второго эле7S JOS 8

   мента ИЛИ, а установочный входИсточники информации,

   первого триггера соединенс с- прин тые во внимание при экспертизе

   тановочным входом первогосчетчи- 1. Авторское свидетельство СССР ка.№684709,к .НОЗ В 19/00,1977(протЬтип)

   й

   /Х