SU1088152A1 - Телевизионный синхронизатор - Google Patents

Abstract

1. ТЕЛЕВИЗИОННЫЙ СИНХРОНИЗАТОР , содержащий последбвательно соединенные задающий генератор и первый делитель частоты, а также второй делитель частоты, выход которого  вл етс  выходом кадрового импульса , реверсивньй счетчик, формирователь сигнала отклонени , первый вход которого соединен с выходом фомировател  импульсов, вход которого  вл етс  входом сигнала напр жени  сети, отличающийс  тем, что, с целью повышени  точности синхронизации, введены компаратор и триггер, причем первый и второй входы компаратора соединены соответственно с выходами первого делител  частоты и реверсивного счетчика, а выход - с вторым входом первого делител  частоты;,с первым входом второго делител  частоты и  вл етс  выходом строчного импульса; триггер включен между выходом формировател  импульсов и вторым входом второго делител  ч;1стоты, выход которого соединен с вторым входом формировател  сигнала отклонени , первый и второй выходы которого соединены с первым и вторым входами реверсивного счетчика соответственно, третий вход которого  вл етс  входом сигнала установки начального коэффициента делени  первого делител  частоты. 2. Синхронизатор по-п. 1, отличающийс  тем, что формирователь сигнала отклонени  содержит последовательно соединенные первый элемент И, первый триггер, первый элемент задержки и первый элемент запрета, выход которого  вл етс  первым вьосодом формировател  сигнала отклонени , последовательно соеди (Л ненные второй элемент И, второй триггер , второй элемент задержки и второй элемент запрета, выход которого  вл етс  вторым выходом формирова-тел  сигнала отклонени , а также последовательно соединенные третий элемент И и одновибратор, выход коо торого соединен с вторыми входами 00 00 первого и второго элементов запрета, причем первый вход третьего элемента И соединен с вторыми входами :л первого триггера, второго элемента ю И и  вл етс  вторым входом формировател  сигнала отклонени , второй вход третьего элемента И соединен с вторыми входами первого элемента И, второго триггера и  вл етс  первым входом формировател  сигнала отклонени , а вторые выходы первого и второго триггеров соединены с первыми входами второго и первого эле-ментов И соответственно.

Description

Изобретение относитс  к телевидению , в частности к телевизионным формировател м сигналов синхронизации .

Известен телевизионный синхронизатор , содержащий задающий генератор , делитель частоты, формирователь кадровых импульсов, фазовьй детектор , фильтр нижних частот и преобразователь частота - напр жение l

Недостатком данного устройства  вл етс  низка  точность преобразовани  частоты питающей сети в частоту синхронизирующих импульсов.

Наиболее близким к изобретению по техническойсущности  вл етс  телевизионный синхронизатор, содержащий задающий генератор, первый, второй и третий делители частоты, формирователь сигнала отклонени , формирователь импульсов, пороговьш элемент, реверсивный счетчик, два элемента и цифро-аналоговьш преобразователь 21 .

Недостатком известного устройства  вл етс  низка  точность синхронизации формируемых импульсов с частотой сети.

Цель изобретени  - повышение точности синхронизации.

Указанна  цель достигаетс  тем, что Б телевизионный синхронизатор, содержащий Последовательно соединенные задающий генератор и первый делитель частоты, а также второй делитель частоты, выход которого  вл етс  выходом кадрового импульса, реверсивный счетчик, формирователь сигнала отклонени , первый вход которого соединен с выходом формировател  импульсов, вход которого  вл етс  входом сигнала напр жени  ети, дополнительно введены компаратор и триггер, причем первый и второй входы компаратора соедийены соответственно с выходами первого делител  частоты и реверсивного счетчика а выход - с вторым входом первого делител  частоты, с первым входом второго делител  частоты и  вл етс  выходом строчного импульса; триггер включен между выходом формировател  импульсов и вторым входом второго делител  частоты, выход которого соединен с вторым входом формировател  сигнала отклонени , первый и второй выходы которого соединены с первым и вторым входами реверсивного счетчика соответственно, третий вход которого  вл етс  входом сигнала установки начального коэффициента делени  первого делител  частоты.

Кроме того, формирователь сигнала отклонени  содержит последовательно соединенные первый элемент И первый триггер, первый элемент задержки и первый элемент запрета, выход которого  вл етс  первым выходом формировател  сигнала отклонени  последовательно соединенные второй элемент И, второй триггер, второй . элемент задержки и второй элемент запрта , выход которого  вл етс  вторым выхдом формировател  сигнала отклонени , а также последовательно соединенные третий элемент И и одновибратор , выход которого соединен с вторыми входами первого и второго элементов запрета, причем первьй вход третьего элемента И соединен с вторыми входами первого триггера, второго элемента И и  вл етс  вторым входом формировател  сигнала отклонени , второй вход третьего элемента И соединен с вторыми входами первого элемента И, второго триггера и  вл етс  первым входом формировател  сигнала отклонени , а вторые входы первого и второго триггеров соединены с первыми входами второго и первого элементов .И соответственно

На чертеже представлена структурна  электрическа  схема телевизионного синхронизатора.

Телевизионный синхронизатор содержит задающий генератор 1, первый 2 и второй 3 делители частоты, реверсивный счетчик 4, формирователь 5 импульсов, компаратор 6, триггер 7 и формирователь 8 сигнала отклонени 

Формирователь 8 сигнала отклонени  содержит первый элемент И 9, первьй триггер 10, первьй элемент 11 задержки, первый элемент 12 запрета , третий элемент И 13, одновйбратор 14, второй элемент И 15, второй триггер 16, второй элемент 17 задержки и второй элемент 18 запрета .

Телевизионньй синхронизатор работает следующим образом.

В момент включени  устройства начинает работать в автоколебательном режиме задающий генератор 1, триггеры 7, 10 и 16 устанавливаютс  в нулевое состо ние, а в реверсивный счетчик 4 по входу установки на чального коэффициента делени  перво го делител  частоты заноситс  число где f J. - частота задающего генерато ра 1; {(. - частота питающей сети; П - количество строк развертки приход щихс  на один перио питающей сети. (Элементы пам ти дл  хранени  чи ла тп и управлени  записью этого числа в реверсивный счетчик 4 на чертеже не показаны). Импульсы с задающего генератора 1 поступают на первый вход первого делител  2 частоты и накапливаютс  в нем до тех пор, пока комбинаци  двоичных сигналов на его вькоде не совпадает с кодом, соответствующим числу m . В этот момент компаратор 6 формирует сигнал, обнул ющий перв делитель 2 частоты, который начинает новый цикл делени . Обнуление первого делител  2 происходит с час тотой строк. Строчные импульсы с выхода компа ратора 6 поступают на первый счетньм вход второго делител  3 частоты увеличива  его содержимое до тех по пока на второй установочный вход через триггер 7 не поступит первый управл ющий импульс с выхода формировател  5 импульсрв. При этом второй делитель 3 частоты обнул етс  и начинает новьй счет строчных импульсов синхронно с поступлением пе вого управл ющего сигнала. В момент, когда во втором делите ле 3 фиксируетс  число h строчных импульсов, на его вькоде формируетс кадровый импульс, поступающий на вы ход устройства и на второй вход фор мировател  8 сигнала отклонени , на первый вход которого подаютс  управ л ющие импульсы с выхода формировател  5 импульсов. Формирователь 8 сигнала отклонени  сравнивает врем  прихода этих импульсов. При этом, если частота ( питающей сети с высокой степенью точности св зана с частотой f соотношением с in-n то кадровый и управл ющий импульсы поступают на входы формировател  8 сигнала отклонени  одновременно и на выходе третьего элемента И 13 по вл етс  импульс, указывающий на то, что Устройство работает в точном синхронизме с питающей сетью. В этом случае на выходе одновибратора 14 вьфабатываетс  импульс, запрещающий проникновение возможных импульсов - помех с выходов первого и второго триггеров 10 и 16 через первый и второй элементы 12 и 18 запрета на первый и второй входы реверсивного счетчика 4, который при этом сохран ет на выходе установленное ранее двоичное число. Если частота питающей сети окажетс  меньщей, кадровый импульс на второй вход формировател  В сигнала отклонени  поступит раньще, чем управл ющий , что приведет к по влению импульса .на выходе второго триггера 16. Этот импульс через второй элемент 17 задержки и второй элемент 18 запрета будет записан в реверсивный счетч11к 4, увеличив его содержимое на единицу. Если же частота питающей сети окажетс  Bbmie определ емой соотношением (2), то кадровый импульс поступит позже, чем управл ющий, выходной импульс аналогично сформируетс  на первом выходе формировател  8 сигнала отклонени , что приведет к уменьшению содержимого реверсивного счетчика 4 на единицу. Увеличение или уменьшение содержимого реверсивного счетчика 4, т.е. числа fn , приведет соответственно к уменьшению или увеличению периода строчных импульсов, формируемых устройством , а значит, и периода кадровых импульсов. При отклонении частоты питающей сети от величины, определ емой соотношением (2), автоматическое регулирование схемы происходит до момента синхронного прихода управл ющих импульсов и кадровых импульсов. Формирователь 8 сигнала отклонени  работает следующим образом. Первый и второй триггеры 10 и 16 в исходном состо нии установлены в О, первый и второй элементы И 9 и 15 при этом открыты. Если первым на первьм вход формировател  8 сигнала отклонени  приходит импульс с выS хода формировател  5 импульсов, то происходит опрокидывание первого триггера 10, что приводит к запира нию второго элемента И 15. В результате пришедший на второй вход формировател  8 сигнала отклонени  кадровый импульс с выхода второго делител  3 частоты не проходит чер второй элемент И 15, но при этом сбрасывает первый триггер 10 в исх мое состо ние. Сформированный на его выходе сигнал, пройд  через пе вый элемент 11 задержки и первый элемент 12 запрета, поступает на первый вход реверсивного счетчика 4. Если первым на вход формировате л  8 сигнала отклонени  приходит импульс с выхода второго 3 делител частоты, то опрокидываетс  второй триггер 16. В результате в момент прихода импульса с выхода формиров тел  5 импульсов первьш элемент И оказываетс  запертым и второй импульс поступает на установочный 26 вход второго триггера 16, который возвращаетс  в исходное состо ние, а сформированный на его выходе сигнал , пройд  через второй элемент 17 задержки и второй элемент 18 запрета , поступает на второй вход реверсивного счетчика 4. Если сигнал на выходах формировател  5 импульсов и второго делител  3 частоты по вл ютс  одновременно, управл ющий импульс формируетс  на выходе третьего элемента И 13. Этот импульс запускает одновибратор 14, выходной импульс, которого запрещает проникновение возможных импульсов - помех через первый и второй элементы 12 и 18 запрета на выходы формировател  8 сигнала отклонени . Поскольку на практике частота питающей сети измен етс  очень медленно , отслеживание ее изменений цифровой системой осуществл етс  с высокой точностью и в реальном масштабе времени.

Claims (2)

1. ТЕЛЕВИЗИОННЫЙ СИНХРОНИЗАТОР, содержащий последдвательно соединенные задающий генератор и первый делитель частоты, а также второй делитель частоты, выход которого является выходом кадрового импульса, реверсивный счетчик, формирователь сигнала отклонения, первый вход которого соединен с выходом фомирователя импульсов, вход которого является входом сигнала напряжения сети, отличающийся тем, что, с целью повышения точности синхронизации, введены компаратор и триггер, причем первый и второй входы компаратора соединены соответственно с выходами первого делителя частоты и реверсивного счетчика, а выход - с вторым входом первого делителя частотнее первым входом второго делителя частоты и является выходом строчного импульса; триггер ’ включен между выходом формирователя импульсов и вторым входом второго делителя частоты, выход которого соединен с вторым входом формирователя сигнала отклонения, первый и второй выходы которого соединены с первым и вторым входами реверсивного счетчика соответственно, третий вход которого является входом сигнала установки начального коэффициента деления первого делителя частоты.

2. Синхронизатор по п. 1, отличающийся тем, что формирователь сигнала отклонения содержит последовательно соединенные первый элемент И, первый триггер, первый элемент задержки и первый элемент запрета, выход которого является пер- _с вым выходом формирователя сигнала 16 отклонения, последовательно соединенные второй элемент И, второй триггер, второй элемент задержки и второй элемент запрета, выход которого является вторым выходом формирователя сигнала отклонения, а также последовательно соединенные третий элемент И и одновибратор, выход которого соединен с вторыми входами первого и второго элементов запрета, причем первый вход третьего элемента И соединен с вторыми входами первого триггера, второго элемента И и является вторым входом формирователя сигнала отклонения, второй вход третьего элемента И соединен с вторыми входами первого элемента И, второго триггера и является первым входом формирователя сигнала отклонения, а вторые выходы первого и второго триггеров соединены с первыми входами второго и первого элементов И соответственно.