SU1099288A1 - Устройство дл контрол периода колебани - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПЕРИОДА КОЛЕБАНИЙ, содержащее блок запуска и сброса, счетчик, первый формирователь импульсов, выход которого подключен к первому входу блока запуска и сброса, выходы сброса и разрешени  счета которого соединены с соответствующими входами счетчика, а его второй вход - с выходом переполнени  счетчика, а также опорный генератор, выход которого подключен к сигнальному входу счетчика, отличающеес  тем, что, с целью повышени  точности контрол  периода колебани  путем устранени  ошибки квантовани , в него введены второй формирователь импульсов, два элемента ЮШ, д в а коммутатор а, два интегратора, два компаратора, счетный триггер и источник опорных напр жений , причем первый и второй входы второго формировател  импульсов соединены соответственно с выходами первого формировател  импульсов и опорного генератора, а выход соединен с первым входом первого элемента ИЛИ, к второму входу которого подключен выкод сброса блока запуска и сброса, а к выходу первого элемента ИЛИ подключен сигнальный вход перво- , го коммутатор., при этом вход счетного триггера соединен с выходом первого формировател  импульсов, его выход - с управл кмцими входами первого и второго коммутаторов, первый выход первого коммутатора через включенные последовательно первый инте (Л гратор и первый компаратор подключен к первому входу второго элемента ИЛИ, причем второй выход первого коммутатора через последовательно соединенные второй интегратор и второй компаратор подключен к второму входу второго элемента ИЛИ, при этом второй выход счетчика соединен с входами стробировани  первого и второго компараторов , третий В1ЛХОД счетчика - с управл ющим входом второго коммутатора, выходы которого подключены к входам сброса первого и второго интеграторов , а выходы источника опорных напр жений соединены с соответствующими входами компараторов.

Description

Изобретение относитс  к электрои радиоизмерительной технике. Известно устройство дл  контрол  частоты, содержащее последовательно соединенные опорный генератор, делитель , элемент равнозначности, управл емый генератор, первый счетчик, триггер, второй счетчик и блок пам ти , а тдкже регистр и входной формирователь импульсов, подключенный к регистру, триггеру, первому и вто рому счетчикам и делителю, выходы первого счетчика соединены с блоком пам ти и делителем, а второго - с регистром, выход блока пам ти подклю чен к входу элемента равнозначноети 1. Однако это устройство не позвол ет контролировать мгновенное значение частоты f) при узкой зоне допуска ifff так как точность измерени  в нем ограничиваетс  ошибкой квантовани  из-за некоррелированности измер емого и опорного колебаний. Наиболее близким по технической сущности к изобретению  вл етс  устройство , осуществл ющее контроль пе-риода колебани  и содержащее входной формирователь импульсов, счетчик, блок запуска и сброса, опорный генератор и схему И, выход формировател  импульсов соединен с первыми входами блока запуска и сброса и схемы И, выходы сброса и разрешени  счета блока запуска и сброса подклю чены к соответствуклцим входамсчетч ка, выход переполнёнй  которого подключен к вторым входам блока запуска и сброса и схемы И, выход опор ного генератора соединен с сигнальным входом счетчика 2 . Однако известное устройство также не позвол ет контролировать период входного колебани  при узкой зоне допуска из-за присущей ему ошибки квантовани . Целью изобретени   вл етс  повьпие ние точности контрол  периода колеба ни  путем устранени  ошибки квантовани  . Поставленна  цель достигаетс  тем, что в устройство дл  контрол  периода колебани , содержащее блок запуска и сброса, счетчик, первый формирователь импульсов, подключенный к первому входу блока запуска и сброса, выходы сброса и разрещени  счета КОТОРОГО соединены с роответствующими входами счетчика, а второй вход - с выходом переполнени  счетчика, а также опорный генератор, подключенный .к сигнальному входу счетчика, введены второй формирователь импульсов, два элемента ИЛИ, два коммутатора, два интегратора, два компаратора, счетный триггер и источник опорных напр жений, входы второго формировател  импульсов соединены с выходами первого формировател  импульсов и опорного- генератора , а его выход соединен с первым, входом первого элемента ИЛИ, к вто- . рому входу которого подключен выход сброса блока запуска и сброса, а к выходу первого элемента ИЛИ подключен сигнальный вход первого коммутатора , вход счетного триггера соединен с выходом первого формировател  импульсов, а его выход - с управл ющими входами первого и второго коммутаторов , первьй выход первого коммутатора через включенные последовательно пер ьй интегратор и компаратор подключен к первому входу второго элемента ИЛИ, а второй выход первого коммутатора через последовательно соединенные вторые интегратор и компаратор - к второму входу второго элемента ИЛИ, второй выход счетчика соединен с входами стробировани  itep-: вого и второго компараторов, а третий выход - с управл ющим входом второго коммутатора, выходы которого подключены к входам сброса первого и второго интеграторов, выходы источника опорных напр жений соединены с соответствующими входами компараторов . Указанные отличи  позвол ют повысить точность контрол  путем интегрировани  импульсов в начале и в конце контролируемого периода и двустороннего контрол  получаемого напр жени  с помощью компараторов. На фиг. .1 представлена электрическа  структурна  схема устройства; на фиг. 2 - временные диаграммы работы устройства. Устройство состоит из опорного генератора 1, счетчика 2, блока 3 запуска и сброса, первого формировател  4 импульсов, счетного триггера 5, второго формировател  6 импульсов , первого элемента ИЛИ 7, первого 8 и второго 9 коммутаторов, первого 10 и второго 11 интеграторов.

первого 12 и второго 13 компараторов, второго элемента ИЛИ 14, а также источника 15 опорных напр жений. Выход первого формировател  4 импульсов соединен с первыми входами блока 3 запуска и сброса и второго формировател  6 импульсов, а через счетный триггер 5 - с .управл ющими рходами коммутаторов 8 и- 9. Выход опорного генератора 1 подключен к сигнальному входу счетчика 2 и второму входу второго формировател  6 импульсов, а выход последнего - к первому входу первого элемента ИЛИ 7. Выходы разрешени  счета и сброса блока 3 запуска и сброса соединены с соответствующими входами счетчика 2, а выход сброса - также и с вторым входом первого элемента ИЛИ 7, выход которого подключен к сигнальному входу первого коммутатора 8, первый выход которого через первые интегратор 10 и компаратор 12 подключег: к первому входу второго элемента ИЛИ 14, а второй выход через вторые интегратор 11 и компаратор 13 - к второму входу второго элемента ИЛИ 14. Второй выхЬд счетчика 2 соединен с входами стробировани  компараторов 12 и 13, а.третий выход - с сигнальным входом второго коммутатора 9, выходы которого подключены к входам сброса интеграторов Ю и 11. Выходы источника 15 опорных напр жений соедикены с соответствующими входами компараторов 12 и 13. Вход первого формировател  4 импульсов  вл етс  входом устройства , а выход второго элемента ИЛИ 14 - его выходом.

На фиг. 2 обо начены напр жени  на выходе первого формировател  4 импульсов (Q), опорного генератора 1 (S), на выходе сброса блока 3 запуска и сброса ( Ь), выходе второго формировател  6 импульсов (2 ) выходе первого элемента ИЛИ 7 (А ) выходе счетного триггера 5 ( 6), выходах интеграторов 10 (ж) и 11 С, выходах компараторов 12 (и) и13 (к ) и выходе второго элемента ИЛИ 14(л).

Устройство работает следующим образом.

Контролируемый сигнал в первом формирователе 4 импульсов преобразуетс  в последовательность пр моуголь ных импульсов с тем же периодом Т (фиг. 2а). Фронт каждого из этих импульсов через блок 3 запуска и

сброса разрешает счет счетчику 2, который начинает считать импульсы от опорного генератора 1, имеющие период следовани  Т (фиг. 28i) . Импульс переполнени  с первого выхода счетчика 2, получаемый после счета N опорных импульсов, поступает на блок 3 запуска и сброса, сигналы с которого производ т блокирование счетчика 2 и его обнуление.

Если Т- находитс  в зоне допуска, то счетчик 2 заканчивает счет за ut Tg до прихода следующе1го фронта контролигу чого сигнала. Импульс длительностью и tjформируетс  на выходе сброса блока 3 запуска и сброса (фиг. 2Ь) по сигналам с первого формировател  4 импульсов и счетчика 2. Второй формирователь 6 импульсов по сигналам с первого формировател  4 импульсов и опорного генератора 1 формирует импульс t.) (фиг.22 начинающийс  по фронту контролируемого сигнала и заканчивающийс  по фронту второго импульса опорного генератора 1 , пришедшего после фронта контролируемого сигнала.

Хот  длительность Аt) и ut зависи от фазовьгх соотношений контролируемого и опорного сигналов, от них не зависит. Суммирование длительностей указанных импульсов производитс  первым элементом ИЛИ 7 (фиг.2о

Так как за импульсом t предыдущего периода Т непосредственно(Следует импульс it следующего периода, то дальнейша  их обработка производитс  двум  одинаковыми цепочками, состо щими из последовательно включеных интегратора 10 и компаратора 12 (в другой цепочке соответ.ственно 11 и 13), одна из которых работает в четные периоды TX, а друга  - в нечетные . Разделение периодов TX на четные и нечетные производитс  по фронту сигнала с первого формировател  импульсов 4 счетным триггером 5 (фиг. 2е). По сигналу со счетного триггера 5 первый коммутатор 8 подсодин ет выход первого элемента ИЛИ 7 к интегратору 10 (или 11), который преобразует длительность импульсов it, + ut2 в напр жение U (фиг. 2,J.) Это напр жение поступает на двусторонний стробируемый компаратор 12 (или 13), в котором производитс  его допусковый контроль путем сравнени  с посто нными опорными напр жени ми иодд„„. и поступающими от источника 15 опорных напр жений . Во врем  следующего за измер емым периода Т, импульс с второго выхода счетчика 2 поступает -на стробирующие входы компараторов 12 и 13, во врем  его действи  определ етс  выполнено ли условие U в {U- .. , омакс т.е. находилс  ли измеренный период в пределах допуска. Если условие выполнено, то на выходе компаратора 12 (или 13) по вл етс  импульс (фиг. 2.U, к ), проход щий через второй элемент ИЛИ 14 на выход устройства (фиг. 2).

Сброс интегратора 10 (или 11) производитс  импу;1ьсом с третьего-выхода счетчика 2, прошедшим через второй коммутатор 9 на вход сброса интегратора .

Наличие импульса на выходе второго элемента ИЛИ 14 свидетельствует о том, что предьщущий период Т находилс  в пределах допуска.

В предлагаемом устройстве счетчик 2 представл ет собой обычный счетчик емкостью N, два из промежуточных состо ний которого опознаютс  схемами опознавани  (например,элементами И, подключенными.к пр мым или инверсным выходам старших разр дов счетчика), сигналы с которых поступают соответственно на второй и третий выходы счетчика. Блок 3 запуска и сброса может быть реализован на D-триггерё, пр мой и инверсный вьпсодЫ которого  вл ютс  соответственно выходами разрешени  счета и сброса блока, С-вход триггера соединен с первым формирователем 4 импульса, R-вход - с выходом переполнени  счетчика 2, на D-вход подаетс  логическа  единица. Второй формирователь 6 импульсов может быть выполнен на двухразр дном регистре сдвига и элементе И, причем D-вход регистра и первый вход элемента И соединены с первым формирователем импульсов 4, С-вход регистра - с опорным генератором 1, а инверсный выход регистра - с вторым входом элемента И.

В устройстве за счет устранени  погрешности квантовани  удалось повысить точность контрол  периода.

фиг.1

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПЕРИОДА КОЛЕБАНИЙ, содержащее блок запуска и сброса, счетчик, первый формирователь импульсов, выход которого подключен к первому входу блока запуска и сброса, выходы сброса и разрешения счета которого соединены с соответствующими входами счетчика, а его второй вход - с выходом переполнения счетчика, а также опорный генератор, выход которого подключен к сигнальному входу счетчика, отличающееся тем, что, с целью повышения точности контроля периода колебания путем устранения ошибки квантования, в него введены второй формирователь импульсов, два элемента ИЛИ, два-коммутатора, два интегратора, два компаратора, счетный триггер и источник опорных на пряжений, причем первый и второй входы второго формирователя импульсов соединены соответственно с выходами первого формирователя импульсов и опорного генератора, а выход соединен с первым входом первого элемента ИЛИ, к второму входу которого подключен выход сброса блока запуска и сброса, а к выходу первого элемента ИЛИ подключен сигнальный вход перво го коммутатора, при этом вход счет ного триггера соединен с выходом первого формирователя импульсов, его выход - с управляющими входами перво го и второго коммутаторов, первый _с выход первого коммутатора через вклю- S ченные последовательно первый интегратор и первый компаратор подключен к первому входу второго элемента ИЛИ, причем второй выход первого коммутатора через последовательно соединенные g второй интегратор и второй компара- тор подключен к второму входу второго ’элемента ИЛИ, при этом второй выход счетчика соединен с входами стробирования первого и второго компараторов, третий выход счетчика - с управляющим входом второго коммутатора, выходы которого подключены к входам сброса первого и второго интеграторов, а выходы источника опорных напряжений соединены с соответствующими входами компараторов.

   >