Claims (1)
Наиболее близким по техническому решению к предлагаемому вл етс устройство дл задержки импульсов, содержащее генератор тактовых импупьсо два счетчика , управл емый триггером первый элемент И, вход которого соединен с выходом генератора тактовых импульсов, основной формирователь задержки, вхса которого соединен с входом устройства, единнчнь1М входом триггера и сбросовым входом второго счетчика, второй элемент И, входы которого соединены с соответствующими поразр дньтми выходами второго счетчика, элементы И, блок перезаписи и вспомогательный формирователь задержки, выход которого соединен с нулевым входом триггера и сбросовым вхсоом первого счетчика, выход основного формировател задержки соединен с входом вспомогательного формировател задержки и с разрешающим вхсаом блока перезаписи, входы которого соединены с соответствующими поразрздными выходами первого счетчика;,а выход - с соответствующими поразр дными нжодами второго счетчика, инверсный выход последнего разр да первого счетчика соединен с входом первого элемента И, выход которого подключей к входам обоих счетчиков, входы каждого из эпементов И соединены с соответствующими поразр дными выходами второго счетчика . Недостатком известного устройства вл ютс ограниченные возможности в величине задержки импульсов, поскольку это врем меньше периода следовани входных импульсов. Цель изобретени - расширение диапазона задержки импульсов. Поставленна цель достигаетс тем, что в формирователь задержанных импульсов , содержащий генератор импульсов, элементы И, два счетчика, подключенный к выходу первого триггера третий элемент И, второй вход которого соединен с выходом генератора импульсов, основной формирователь задержки, вход которого соединен с распределителем импульсов, и два элемента задержки, введены третий счетчик второй, третий, четвертый и выходной триггеры, формирователи переднего и заднего фронтов импульса, при этом второй выход распределител импуль сов соединен с входом третьего счетчика, а третий выход подключен к входам формирователей переднего и заднего фронтов импульсов, выход формировател переднего фронта импульса соединен с входами первого, шестого и седьмого эледиентов И выход формировател заднего фронта импульса соединен с входом второго элемента И, выход которого соединен с установочным входом первого триггера, единичный выход которого соединен с вто рым входом второго элемента И и с единичным входом второго триггера, нулевой выход которого подключен к второму входу первого элемента И, выход которого подключен к единичному входу первого триггера, выход третьего элемента И подключен к входам записи первого счетчика, инверсный выход которого подключен к первому входу четвертого элемента И, к второму входу которого подключен выход .п того элемента И через первый элемент задержки, а выход - на списывающий вход первого счетчика, пр мой выход которого подключен к установочному входу выходного триггера, первый вход п того элемента И подключен к выходу основного формировател задержки и первому единичному входу выходного триггера, а второй вход соединен С выходом генератора импульсов и вторым входом восьмого элемента И, выход которого подключен к входам записи второго счетчика, выход которого соединен СО списывающим входом третьего счетчика , выход которого подключен на переписывающие входы первого и второго счетчиков и второй единичный вход выходного триггера, выход шестого элемента подключен к единичному входу третьего триггера , единичный выход которого подключен к первому входу восьмого элемента И, первому входу седьмого элемента И и на единичный вход четвертого триггера, нулевой выход которого подключен на первый вход шестого элемента И, а выход седьмого элемента И подключен на установочный вход третьего триггера, списывающий вход второго счетчика через второй элемент задержки подключен к выходу п того элемента И. Устройство предназначено дл задержки пачек импульсов, длительность и период следовани которых вл ютс посто нными . На чертеже показана блок-схема предлагаемого формировател . Формирователь задержанных импульсов содержит распределитель 1 импульсов, вход которого соединен с входом устройства , а выход - с входом формировател 2 переднего фронта импульса и формирователем 3 заднего фронта импульса. Вькод формировател 2 переднего фронта импупьса соединен с первым входом первого элемента И 4, а вькод формировател 3 заднего фронта импульса - с первым входом второго элемента И 5, второй вход которого соединен с единичным выходом первого триггера 6, а выход - с установочным входом этого триггера. Единичный вход первого триггера 6 соединен с выходом первого элемента И 4, второй вход которого подключен к нулевому выходу второго триггера 7. На единичный вход второго триггера 7 подключен единичный вькод первого триггера 6, Одновременно единичный выход триггера 6 подсоединен к первому входу третьего элемента И 8, второй вход которого соединен с выходом генератора 9 импульсов, а выход подключен на счетные входы первого счетчика 1О. Второй вход записи счетчика 10 вл етс входом пам ти. Пр мой выход счетчика 1О подключен на установочный вход выходного триггера 11, единичный выход которого подключен к выходной шине. Инверсный вькод счетчика 1О подключен на первый вход четвертого элемента И 12, второй вхоа которого через первый элемент 13 задержки подключен к вькоду п того элемента И 14, а выход - на списывающий вход первого счетчика 10. Выход формировател 3 переднего фро нта импульса подключен на первые входы шестого и седьмого элементов И 15 и 16, Выход элемента И 15 подключен к единичному входу третьего триггера 17. Второй вход элемента И 16 подключен к единичному выходу третьего триг гера 17| а выход - к нулевому входу последнего. Единичный выход триггера 17 подключен на единичный вход четвертого триггера 18, нулевой выход которого подключен к второму входу шестого элемент а И 15 , и на второй вход восьмого элемента И 19. Первый вход вось мого элемента И 19 подключен к выходу генератора 9, а выход - на входы записи второго счетчика 20. Списывающий вход второго счетчика 2О подключен через второй элемент 21 задержки к выходу п того элемента И 14, первый вход которого подключен к входу генератора 9 импульсов, второй вход - к выходу основного формировател 22 задержки , соединенного своим входом с распределителем 1 импульсов. Выход основного формировател 22 задержки подключен также к единичному входу выходногр триггера 11. .Выход второго счетчика 20 подключен к списывающему входу третьего счетчика 23, вход записи которого подключен к распределителю 1 импульсов, а выход - к выходам переписи первого и второго счетчиков 1О и 20 и на второй единичный вход вьтходного триггера 11. Формирователь работает следующим образом. Сери или пачка импульсов поступает на вход устройства и затем на распределитель 1 импульсов, который позвол ет получить от одного входа требуемое число выходов. Формирователь 2 передне го фронта импульса, формирователь 3 зад него фронта импульса, элементы И 4, 5 и 8 и счетчик 10 предназначены дл измерени и записи длины импульса. Импульс с формировател 2 переднего фронта поступает на первый вход первого элемента И 4. На второй вход элемента И 4 подаетс высокий потенциал с нулевого выхода второго триггера 7, кото рый находитс в исходном состо нии, поэ« тому на выходе элемента И 4 по витс сиг нал, который поступает на едишгчный вход первого триггера 6. Триггер 6 переходит в единичное состо ние и с его единичного выхода высокий потенциал поступае на первый вход третьего элемента И 8, на второй вход которого поступают им-, пульсы с генератора 9, и затем с выхода элемента И 8 импульсы поступают на записывающие входы первого счетчика 1О. Счетчик 1О снабжен пам тью, в которой хранитс результат счета импульса , соответствующего длине входного импульса, подлежашего , задержке. Одновременно высокий потенциал с единичного выхода первого триггера Q поступает на первый вход второго элемента И 5 и на единичный вход второго триггера 7. Второй триггер 7 опрокидываетс и снимает высокий потенциал с второго входа первого элемента И 4. . Второй элемент И 5 по приходу импулг са с формировател 3 заднего фронта подает высокий потенциал на первый триггер 6, который переходит в нулевое состо ние, снима высокий потенциал с третьего элемента И 8 и второго элемента И 5. Триггер 6 переходит в нулевое состо ние и снимает высокий потенциал с первого входа третьего элемента И 8. Импульсы с генератора 9 перестают поступать в счетчик 10. В первом счетчике 1О оказываетс записанным число импульсов генератора 9, которое соответствует длине импульса, подлежащего задержке. Счетчик 1О имеет в своем составе элемент пам ти, в который также записываетс .это число. Наличие элемента пам ти отражено на че|этеже с помощью второго входа записи счетчика 10. Одновременно с измерением длины входного импульса начинаетс измерение числа импульссш генератора 9, которые укладываютс между началом следовани первого импульса и началом следовани второго импульса. Счет числа импульсов генератора 9, соответствующих периоду следовани входных импульсов, осуществл етс элементами И 15, 16 и 19, триггерами 18 и 17 и счетчиком 2О. ; Дл этого импульс с формироватеп 2 переднего фронта поступает на вход шестого элемента И 15, на второй вход которого подан высокий потенциал с нулевого выхода четвертого триггера 18, наход щегос в нулевом состо нии. В р&зультате на единичном входе третьего триггера 17 по вл етс высокий потенциал , и триггер опрокидываетс . Высокий потенциал с триггера 17 приклады- . ваетс к первому входу восьмого элемента И ICl и импульсы с генератора 9 поступают на вход второго счетчика 2 о. Останавпиваетс счетчик по сн тию высокого потенциала с выхода эпемента И 19, что происходит по приходу второго сигнала с формировател 2 переднего фронта импульса, который через седьмой элемент И 16 опрокидывает третий .триг гер 17 в исходное состо ние. Высокий потенциал снимаетс с единичного выход и соответственно с первых входов элеме тов И 16 и 19. Счет числа импульсов осуществл етс счетчиком 23, на счетный вход которого поступает входна последовательность импульсов с выхода распределител 1 импульсов. Начало списывани чисел, со ответствующих длине импульсов входной последовательности, периоду следовани импульсов и их числу, осуществл етс въ хсдным сигналом основного формировате л 22 задержки. После того, как поступил первый импульс входной последовательности, основ ной формирователь 22 задержки запускаетс и начинает отрабатывать задержку , котора в него записана. Задержка может быть задана в единицах времени или числом импульсов. Как правило, в качестве элементов задержки используют перестраиваемые счетчики, а врем задержки записывают в виде числа импуль- сов. В этом случае дл тактировани работы элемента задержки можно использовать генератор 9. Однако така прив зка не вл етс об зательной. По окон чании времени задержки на выходе формировател 22 по вл етс сигнал, который опрокидывает выходной триггер 11, формирующий выходной импульс, соответ ствующий первому импульсу выходной задержанной последовательности. Сигнал одновременно поступает на второй вход п того элемента И 14, через который импульсы с генератора 9 поступают через элементы 13 и 21 задержки на списывающие входы первого Ю и второго 20 счетчиков соответственно. По окончании счета числа импульсов на пр мом счетчика. 10 по вл етс сигнал, который подаетс на установочный вход триггера 11, который устанавливаетс в исходное состо ние. В результате на выходе устройства будет сформирован первый выходной импульс . Высокий потенциал снимаетс с первого входа четвертого элемента И 12 и на считывающий нхсд счетчика 10 импульсы от генератора 9 поступать не будут. Выход счетчика 2 О подключен на списывиющий вход третьего счетчика 23, в котором записано число импульсов входной последовательности, этот счетчик имеет импульсный выход. По окончании счета числа, записанного в счетчике 2О, выходной сигнал поступает на списывающий вход счетчика 23. Если в нем записано число большее единицы, на выходе счетчика 23 по вл етс импульс , который поступает на входы перезаписи счетчиков 10 и 2 О. В счетчикахЮ и 20 востанавливаютс записанные в них числа и начинаетс их списывание . Одновременно счетчик 23 опрокидывает выходной триггер 11. Элементы 13 и 21 задержки предназначены дл того, чтобы при малых задержках не было наложени импульсов на списывающих и записывающих входах. Врем задержки выбираетс исход из переходных процессов в счетчиках. Число запусков счетчиков 10 и 2О равно числу импульсов во входной последовательносии . Когда число будет списано из счетчика 23, на его выходе импульсы не будут формироватьс и, следовательно, выходной триггер 11 не сможет формировать выходные импульсы. Частота генератора 9 импульсов выбираетс таким образом, чтобы обеспечить необходимую точность измерени длины импульса и периодов их следовани . Поскольку точность синтезировани импульсов и периодов их следовани определ етс лищь частотой тактового генератора , то погрешность воспроизведени как длины, так и периода следовани импульсов может быть выбрана наперед заданной . Формула изобретени Формирователь задержанных импульсов , содержащий генератор импульсов, элементы И, два счетчика, подключенный к выходу первого триггера третий элемент И, второй вход которого соединен с выходом генератора импульсов, основной формирователь задержки, вход которого соединен с распределителем импульсов , и два элемента задержки, отличающийс тем, что, с целью расширени диапазона задержки импульсов, в него введены третий счетчик, второй, третий, четвертый и выходной т ри1теры, ормирователи переднего изаднего фронтов импульса, при этом второй выход аспределител импульсов соединен с ахоThe closest technical solution to the present invention is a device for delaying pulses, which contains a clock pulse generator with two counters, a trigger controlled first element I, whose input is connected to the output of the clock generator, the main driver of the delay, which is connected to the device input with a single input 1 the trigger and the fault input of the second counter, the second element And, the inputs of which are connected to the corresponding porous of the second counter, the elements And, the rewriter block and Sun A delay delay shaper, the output of which is connected to the zero input of the trigger and the fault input of the first counter, the output of the main delay shaper is connected to the input of the auxiliary delay shaper and to the resolution of the overwrite block whose inputs are connected to the corresponding output of the first counter; and the output to the corresponding as the second counter, the inverse output of the last discharge of the first counter is connected to the input of the first element I, the output of which is connected to the moves of both counters, the inputs of each of the epitomes And are connected to the corresponding bitwise outputs of the second counter. A disadvantage of the known device is the limited possibilities in the magnitude of the delay of the pulses, since this time is shorter than the period of following the input pulses. The purpose of the invention is to expand the range of the pulse delay. The goal is achieved by the fact that in the delayed pulse shaper, which contains a pulse generator, And elements, two counters, a third And element connected to the output of the first trigger, the second input of which is connected to the output of the pulse generator, the main delay driver, which input is connected to the pulse distributor, and two delay elements, the third counter of the second, third, fourth and output triggers are introduced, the formers of the front and rear edges of the pulse, while the second output of the pulse distributor is dinene with the input of the third counter, and the third output is connected to the inputs of the formers of the front and rear edges of the pulses, the output of the front-edge pulse former is connected to the first, sixth and seventh entrances And the output of the rear-edge pulse former is connected to the input of the second element I, the output of which is connected to the installation input of the first trigger, the unit output of which is connected to the second input of the second element I and the unit input of the second trigger, the zero output of which is connected to the second input of the first And, whose output is connected to the single input of the first trigger, the output of the third element And is connected to the recording inputs of the first counter, the inverse output of which is connected to the first input of the fourth And element, to the second input of which the output of that element And is connected through the first delay element and the output is to the write-off input of the first counter, the direct output of which is connected to the setup input of the output trigger, the first input of the fifth AND element is connected to the output of the main delayer and the first unit the input of the trigger output, and the second input is connected to the output of the pulse generator and the second input of the eighth element, whose output is connected to the write inputs of the second counter, the output of which is connected to the write-off input of the third counter, the output of which is connected to the rewriting inputs of the first and second counters and the second unit the input of the trigger output, the output of the sixth element is connected to the single input of the third trigger, the single output of which is connected to the first input of the eighth element And, the first input of the seventh element and And to the single input of the fourth trigger, the zero output of which is connected to the first input of the sixth element And, and the output of the seventh element And connected to the installation input of the third trigger, writing off the input of the second counter through the second delay element connected to the output of the fifth element I. The device is designed for delaying bursts of pulses, the duration and period of which follow are constant. The drawing shows a block diagram of the proposed shaper. The delayed pulse shaper contains a pulse distributor 1, the input of which is connected to the input of the device, and the output - to the input of the shaper 2 of the leading edge of the pulse and the shaper 3 of the trailing edge of the pulse. The encoder 2 of the leading edge of the impulse is connected to the first input of the first element I 4, and the code of the former 3 of the falling edge of the pulse to the first input of the second element 5, the second input of which is connected to the single output of the first trigger 6, and the output to the installation input of this trigger . The unit input of the first trigger 6 is connected to the output of the first element I 4, the second input of which is connected to the zero output of the second trigger 7. The unit input of the second trigger 7 is connected to the unit of the first trigger 6, simultaneously the unit output of the trigger 6 is connected to the first input of the third element And 8 whose second input is connected to the output of the generator 9 pulses, and the output is connected to the counting inputs of the first counter 1O. The second write input of counter 10 is a memory input. The forward output of the 1O counter is connected to the setup input of the output trigger 11, the single output of which is connected to the output bus. The inverse code of the 1O counter is connected to the first input of the fourth element I 12, the second one of which through the first delay element 13 is connected to the code of the first element I 14, and the output to the write-off input of the first counter 10. The output of the front side pulse generator 3 is connected to the first inputs of the sixth and seventh elements And 15 and 16, the output of the element 15 is connected to the single input of the third flip-flop 17. The second input of the element 16 and 16 is connected to the single output of the third flip-flop 17 | and the output is to the zero input of the latter. A single output of the trigger 17 is connected to the single input of the fourth trigger 18, the zero output of which is connected to the second input of the sixth element a I 15, and to the second input of the eighth element I 19. The first input of the eighth element I 19 is connected to the output of the generator 9, and the output to the recording inputs of the second counter 20. Writing off the input of the second counter 2O is connected through the second delay element 21 to the output of the first element 14, the first input of which is connected to the input of the pulse generator 9, the second input to the output of the main delay generator 22 is connected Its input with a distributor of 1 pulses. The output of the main delay driver 22 is also connected to the single input of the output trigger 11. 11. The output of the second counter 20 is connected to the write-off input of the third counter 23, the recording input of which is connected to the pulse distributor 1, and the output to the census outputs of the first and second counters 1О and 20 and on the second single input input trigger 11. The shaper works as follows. A series or a burst of pulses is fed to the input of the device and then to the pulse distributor 1, which allows to obtain the required number of outputs from one input. The shaper 2 of the leading edge of the pulse, the shaper 3 at the back of the pulse front, the elements 4, 5, and 8 and the counter 10 are intended for measuring and recording the length of the pulse. The impulse from the front-edge driver 2 is fed to the first input of the first element AND 4. The second input of the element 4 is supplied with a high potential from the zero output of the second trigger 7, which is in the initial state, according to It arrives at the single input of the first trigger 6. The trigger 6 goes into a single state and from its single output a high potential arrives at the first input of the third element I 8, to the second input of which it receives pulses from the generator 9, and then from element exit And 8 pulses arrive at the recording inputs of the first counter 1O. Counter 1O is provided with a memory in which the result of the pulse counting corresponding to the length of the input pulse to be delayed is stored. At the same time, a high potential from a single output of the first trigger Q is fed to the first input of the second element 5 and to the single input of the second trigger 7. The second trigger 7 overturns and removes the high potential from the second input of the first element 4. The second element, And 5, arrives at the impulse from the rear-facing driver 3 and supplies a high potential to the first trigger 6, which goes to the zero state, removing the high potential from the third element And 8 and the second element And 5. The trigger 6 goes to the zero state and removes high potential from the first input of the third element E 8. The pulses from the generator 9 cease to flow into the counter 10. In the first counter 1O, the number of pulses of the generator 9 is recorded, which corresponds to the length of the pulse to be delayed. Counter 1O has a memory element in which also this number is recorded. The presence of the memory element is reflected on the four by means of the second recording input of the counter 10. Simultaneously with the measurement of the length of the input pulse, the measurement of the number of pulses of the generator 9 begins, which are placed between the start of the first pulse and the start of the second pulse. The counting of the number of pulses of the generator 9, corresponding to the follow-up period of the input pulses, is carried out by the elements 15, 16 and 19, the triggers 18 and 17 and the counter 2O. ; For this purpose, a pulse from the front edge 2 is fed to the input of the sixth element I 15, to the second input of which a high potential is applied from the zero output of the fourth trigger 18, which is in the zero state. As a result, a high potential appears at the single input of the third trigger 17, and the trigger is overturned. High potential with trigger 17 butts-. The first input of the eighth element And ICl and the pulses from the generator 9 are fed to the input of the second counter 2 o. The counter for high potential is removed from the output of EI 19, which occurs after the arrival of the second signal from the former 2 of the leading edge of the pulse, which, through the seventh element of AND 16, overturns the third trigger 17 to its initial state. A high potential is removed from the single output and, respectively, from the first inputs of elements AND 16 and 19. The number of pulses is counted by a counter 23, the counting input of which receives an input pulse sequence from the output of the pulse distributor 1. The beginning of writing off numbers corresponding to the length of the pulses of the input sequence, the period of the pulses and their number is carried out by the main signal of the main driver 22 delays. After the first pulse of the input sequence has been received, the main delay shaper 22 is started and begins to work out the delay, which is recorded in it. The delay can be specified in units of time or by the number of pulses. As a rule, tunable counters are used as delay elements, and the delay time is recorded as the number of pulses. In this case, generator 9 can be used to clock the operation of the delay element. However, such anchoring is not necessary. At the end of the delay time at the output of the driver 22, a signal appears that overturns the output trigger 11, which forms the output pulse corresponding to the first pulse of the output delayed sequence. The signal simultaneously arrives at the second input of the fifth element I 14, through which the pulses from the generator 9 enter through delay elements 13 and 21 to the write-off inputs of the first Yu and second 20 counters, respectively. At the end of counting the number of pulses on the forward counter. 10, a signal appears that is applied to the setup input of the trigger 11, which is reset. As a result, the first output pulse will be formed at the device output. A high potential is removed from the first input of the fourth element I 12 and the pulses from the generator 9 will not be received at the readout counter of the counter 10. The output of the counter 2 O is connected to the decommissioning input of the third counter 23, in which the number of pulses of the input sequence is recorded, this counter has a pulse output. At the end of the counting of the number recorded in the counter 2O, the output signal arrives at the write-off input of the counter 23. If a number greater than one is written in it, the output of the counter 23 is a pulse that arrives at the overwriting inputs of the counters 10 and 2 O. 20, the numbers stored in them are recovered and their cheating begins. At the same time, the counter 23 tilts the output trigger 11. The delay elements 13 and 21 are designed so that with low delays there will be no imposition of pulses on the writing and recording inputs. The delay time is selected based on transients in the meters. The number of starts of counters 10 and 2O is equal to the number of pulses in the input sequence. When the number is written off from the counter 23, no pulses will be generated at its output and, therefore, the output trigger 11 will not be able to generate the output pulses. The frequency of the pulse generator 9 is chosen in such a way as to ensure the necessary accuracy of measuring the pulse length and periods followed. Since the accuracy of the synthesis of pulses and their periods of their determination is determined by the frequency of the clock generator, the reproduction error of both the length and the period of the pulses can be chosen beforehand. Claims of the invention: A delayed pulse shaper comprising a pulse generator, And elements, two counters, a third And element connected to the output of the first trigger, the second input of which is connected to the output of the pulse generator, the main delay driver whose input is connected to the pulse distributor, and two delay elements characterized in that, in order to expand the range of the pulse delay, a third counter, second, third, fourth, and output drivers are added to it, the transmitters of the front and rear edges of the imp lsa, wherein the second output is connected to the pulse aspredelitel aho