SU928637A2 - Преобразователь временных интервалов в числа двоичного кода - Google Patents

Description

Изобретение относится к цифровой Λ вычислительной технике и может быть использовано в измерительной аппаратуре для преобразования различных величин в код.

Наиболее близким по технической сущности к предлагаемому изобретению является устройство, которое состоит из фазированного генератора эталонных импульсов, соединенного с линией задержки и одним из элементов И, другой элемент соединен с выходом линии задержки. Управляющие входы элемента И соединены с прямым выходом триι— гера управления, на установочные входы которого поданы сигналы начала и конца :преобразования. Выход первого элемента И соединен со счетным входом первого триггера первого разряда счетчика, а выход второго элемента И соединен со счетным входом второго триггера первого разряда счетчика, который также является триггером второго разряда преобразовате ля. Прямой выход первого триггера и инверсный выход второго триггера соединен со входами третьего элемента И, а прямой выход второго триггера, который является также выходом ³ второго разряда, и инверсный выход первого триггера - со входами четвертого элемента И, выходы которого соединены со входами элемента ИЛИ, выход которого является кодовым выходом первого разряда преобразователя. К выходу второго разряда подключены (п-2) последовательно соединенных триггеров следующих разрядов преобразователя. С выхода такого преобразователя снимается двоичный код измеренного числа q удвоенной точностью по отношению к точности, обеспечиваемой частотой эталонного генератора [1 J.

Однако данный преобразователь позволяет увеличить точность преобразования не более, чем в два раза по отношению к точности, обеспечивав3 мой быстродействием системы элементов, применяемых в нем. Это устройство не позволяет производить преобразование каких-либо кодов, кроме двоичного, не может использоваться в ре- 5 жимах суммирования, вычитания, а также требует использования фазированного генератора эталонных импульсов, j Целью изобретения является повышение точности преобразования и рас- 10 ширения функциональных возможностей.

I . · ·

Поставленная цель достигается тем, что в преобразователь, содержащий генератор эталонных импульсов, линию задержки, вход которого соединен с выходом генератора эталонных импульсов, первый и второй элементы И, входы которых соединены соответственно со входом и выходом линии задержки, триггер управления, единичный установочный вход которого является входом преобразователя Начало преобразования, нулевой установочный вход - входом преобразователя Конец & преобразования,а прямой выход соединен со вторыми входами первого и второго элементов И, первый и второй триггеры, счетные входы которых соединены соответственно с выходами первого и второго элементов И, третий³⁰ элемент И, первый вход которого соединен с прямым выходом первого триггера, а второй вход - с инверсным выходом второго триггера, четвертый элемент И, первый вход которого.сое- ³⁵ динен с инверсным выходом первого триггера, а второй вход - с прямым выходом второго триггера, элемент ИЛИ, входы которого соединены с выходами третьего и четвертого элемен-⁴⁰тов И, а также (п-2) последовательно соединенных счетных триггеров, выходы которых являются выходами соответствующих разрядов преобразователя,дополнительно введены четыре триггера, восемь элементов И, три элемента ИЛИ, два элемента НЕ и линия задержки, причем средний отвод основной линии задержки соединен с первым входом первого дополнительного элемента И, выход которого соединен go входом первого дополнительного триггера, выход основной линии задержки через дополнительную линию задержки подключен к первому входу второго дополнительного элемента И, второй вход которого соединен со вторым входом'перврго дополнительного элемента И и прямым выходом триггера управления, а выход - со входом второго дополнительного триггера, прямой и инверс-.

_;ный выходы первого дополнительного 'триггера подключены к первым входам соответственно третьего и четвертого дополнительных элементов И, вторые входы которых соединены соответственно с инверсным и прямым выходами второго дополнительного триггера, выходы третьего и четвертого дополнительных элементов И через первый дополнительный элемент ИЛИ подключены ко входу первого элемента НЕ и к первому входу пятого дополнительного элемента И, второй вход которого соединен с выходом второго элемента НЕ, а выход - с первым входом второго дополнительного элемента ИЛИ, выход которого является первым разрядным выходом преобразователя, и со входом третьего дополнительного триггера, прямой и инверсный выходы которого подключены соответственно к первым входам шестого и седьмого дополнительных элементов И, выход первого основного элемента ИЛИ соединен со входом второго элемента НЕ и с первым входом восьмого дополнительного элемента И, второй вход которого соединен с выходом первого элемента НЕ, а выход - со вторым входом второго дополнительного элемента ИЛИ и со входом четвертого дополнительного триггера, прямой и инверсный выходы которого подключены соответственно ко вторым входам седьмого и шестого дополнительных элементов И, выходы которых соединены с соответствующими входами третьего дополнительного элемента ИЛИ, выход которого является вторым разрядным выходом преобразователя и подключен ко входу первого из (п-2) последовательно соединенных счетных триггеров, выходы которых являются разрядными выходами преобразователя.

На фиг.1 изображена функциональная схема преобразователя; на фиг.2 временные диаграммы его работы.

Преобразователь содержит генератор 1 эталонных импульсов линии 2 и 3 задержки, двухвходовые элементы

6-15 И, триггер 16 управления, счетные триггеры 17-22 и 23-1-23-(п-2), двухвходовые элементы 2^-27 ИЛИ, элементы 28 и 29 НЕ.

Работа преобразователя происходит ..следующим образом.

Счетные импульсы с генератора эталонных импульсов, следующих с · частотой f/4 (фиг.2а), равной быстродействию используемых в преобразователе элементов, поступают на вход элемента*4 И и на первую линию 2 задержки величина задержки которой ₁₀ ‘равна X =2/f. С выхода первой линии 2 задержки счетные импульсы,задержанные на полпериода (фиг.2в), поступают на элемент 5 И и на вход линии задержки. Со среднего отвода линии 2 ₁₅ задержки счетные импульсы, задержанные на X. -Ί/f (четверть периода, фиг.26), поступают на вход элеменз та 6 И, ас выхода линии 3 задержки счетные импульсы, задержанные на ₂₀ 77= 3/£ (три четверти периода, фиг.2г? поступают на элемент 7 И. При установке триггера 16 управления в единичное состояние сигналом Начало преобразования (НП) на элементы 25 4-7 И поступает потенциал, разре•шающий прохождение счетных импульсов с частотой Έ/4 и сдвинутых на четверть периода друг относительно друга, на соответствующие триггеры пер- з₀ вого разряда 17“20, обеспечивая рабо ту триггеров с допустимым для них быстродействием. Прямые и инверсные ’ выводы этих триггеров (фиг.2д,е,эк, з, и.,, к , д , га) попарно подключены ко _3J входам элементов 8-11 И, а выходные сигналы этих элементов (фиг.2к, о , η, р) попарно подаются на два элемента 24 и 27 ИЛИ, выходы которых (фиг.2 с ,т) подаются на одни входы ₄₀ элементов 12 и 13 и через элементы и 29 НЕ перекрестно на другие входы этих элементов (фиг.2в, ф). В результате на выходах элементов 12 и 13 И получаются импульсы частотой f/4, ₄₅ сдвинутые друг относительно друга на величину 2/f (фиг.2Х,н) и являющиеся счетными импульсами для второго [разряда преобразователя. Сигналы с 'этих выходов также подаются на элемент 25 ИЛИ, выход которого (фиг.2у) ⁵⁰ является · выходом первого разряда кода, снимаемого с преобразователя. Таким образом, первый разряд преобразователя, построенный на элементах 813, 16-20, 24, 25, 272-9 с быстро- ⁵⁵ действием не более f/4, полностью эквивалентен триггеру с быстродействием f. Сигналы с прямых и инверсных выходов триггеров 21 и 22 второго разряда (фиг.2ч. ,ш,щ, ь) попарно подаются на входы элементов 14 и 15И, с выходов которых (фиг.2э,ю) сигналы поступают на элемент 26 ИЛИ, выход которого является выходом второго разряда кода (фиг.2Я) преобразователя и подается далее на вход последующих разрядов 23-1-23-(п-2), построенных по известной схеме. Таким образом, второй разряд преобразователя, построенный на элементах 14, 15, 21, 22 и 26 с быстродействием не более £/4, полностью эквивалентен триггеру с быстродействием 5/2.

За счет задержки импульсов эталонного генератора на четверть, половину и три четверти периода, использования четырех счетных триггеров, работающих от импульсов, сдвинутых друг от•носительно друга, и объединения результатов работы этих триггеров с помощью логических элементов в первом разряде, а также использования во втором разряде двухсчетных триггеров, работающих от импульсов, сдви- . нутых на полпериода и поступающих с первого разряда, и суммирования [результатов работы триггеров второго разряда достигается увеличение точности преобразования временного ин• * «е· » тервала в код в четыре раза по сравнению с обычным преобразователем при той же частоте эталонного генератора и в два раза по сравнению с известным. Предлагаемый преобразователь полностью эквивалентен преобразователю, работающему от генератора эталонных импульсов с частотой в четыре раза большей, чем в данном преобразователе, и построенному на элементах, имеющих быстродействие в четыре раза выше. Кроме того, предлагаемый преобразователь может быть использован для преобразования в любой код, а не только в двоичный и может работать в любом режиме, (суммирования, вычитания и др.) и ' от любого генератора эталонных импульсов. - .

Claims (2)

1. Изобретение относитс  к цифровой вычислительной технике и может быть использовано в измерительной аппаратуре дл  преобразовани  различных величин в код. Наиболее близким по технической сущности к предлагаемому изобретению  вл етс  устройство, которое состоит из фазированного генератора эталонных импульсов, соединенного с линией задержки и одним из элементов И, другой элемент соединен с выходом линии задержки. Управл ющие входы элемента И соединены с пр мым выходом триi гера управлени , на установочные входы которого поданы сигналы начала и конца :преобразований; Выход первого элемента И соединен со счетным входом первого триггера первого разр да счетчика, а выход второго элемента И соединен со счетным входом второго триггера первого разр да счет чика, который также  вл етс  триггером второго разр да преоиразовател .Пр мой выход первого триггера и инверсный выход второго триггера соединен со входами третьего элемента И, а пр мой выход второго триггера , который  вл етс  также выходом второго разр да, и инверсный выход первого триггера - со входами четвертого элемента И, выходы которого соединены со входами элемента ИЛИ, выход которого  вл етс  кодовым выходом первого разр да преобразовател . К выходу второго разр да подключены (п-2) последовательно соединенных триггеров следующих разр дов преобразовател . С выхода такого преобразовател  снимаетс  двоичный код измеренного числа Q удвоенной точностью по отношению к точности, обеспечиваемой частотой эталонного генератора lj. Однако данный преобразователь позвол ет увеличить точность преобразовани  не более, чем в два раза по отношению к точности, обеспечиваемой быстродействием системы элементов , примен емых в нем. Это устройство не позвол ет производить преобразование каких-либо кодов, кроме двоичного , не может использоватьс  в режимах суммировани , вычитани , а также требует использовани  фазированного генератора эталонных импульсов, I Целью изобретени   вл етс  повышение точности преобразовани  и расширени  функциональных возможностей. I . Поставленна  цель достигаетс  тем, что в преобразователь, содержащий генератор эталонных импульсов, линию задержки, вход которого соединен с выходом генератора эталонных импульсов, первый и второй элементы И, входы которых соединены соответст венно со входом и выходом линии задержки , триггер управлени , единичный установочный вход которого  вл етс  входом преобразовател  Начало преобразовани , нулевой установочны вход - входом преобразовател  Конец преобразовани ,а пр мой выход соединен со вторыми входами первого и второго элементов И, первый и второй триггеры, .счетные входы которых соединены соответственно с выходами первого и второго элементов И, трети . элемент И, первый вход которого соединен с пр мым выходом первого триггера , а второй вход - с инверсным выходом второго триггера, четвертый элемент И, первый вход которого.соединен с инверсным выходом первого триггера, а второй вход - с пр мым выходом второго триггера, элемент ИЛИ, входы которого соединены с выходами третьего и четвертого элеме тов И, а также (п-2) последовательно соединенных счетных триггеров, выход которых  вл ютс  выходами соответствующих разр дов преобразовател ,дополнительно введены четыре триггера, восемь элементов И, три элемента ИЛИ, два элемента НЕ и лини  задержки , причем средний отвод основной линии Задержки соединен с первым вхо дом первого дополнительного элемента И, выход которого соединен со входом первого дополнительного триггера, вы ход основной линии задержки через дополнительную линию задержки подклю чен к первому входу второго дополнительного элемента И, второй вход которого соединен со вторым входомпер BQfo дополнительного элемента И и пр мым выходом триггера управлени , а выход - со входом второго дополнительного триггера, пр мой и инверсный выходы первого дополнительного триггера подключены к первым входам соответственно т|5етьего и четвертого дополнительных элементов И, вторые входы которых соединены соответственно с инверсным и пр мым выходами второго дополнительного триггера, выходы третьего и четвертого дополнительных элементов И через первый дополнительный элемент ИЛИ подключены ко входу первого элемента НЕ и к первому входу п того дополнительного элемента И, второй вход которого соединен с выходом второго элемента НЕ, а выход - с первым входом .второго дополнительного элемента ИЛИ, выход которого  вл етс  первым разр дным выходом преобразовател , и со входом третьего дополнительного триггера, пр мой и инверсный выходы которого подключены соответственно к первым входам шестого и седьмого дополнительных элементов И, вьГход первого основного элемента ИЛИ соединен со входом второго элемента НЕ и с первым входом восьмого дополнительного элемента И, второй вход которого соединен с выходом первого элемента НЕ, а выход - со вторым входом второго дополнительного элемента ИЛИ и со входом четвертого дополнительного триггера, пр мой и инверсный выходы которого подключены соответственно ко вторым входам седьмого и шестого дополнительных элементов И, выходы которых соединены с соответствующими входами третьего дополнительного элемента ИЛИ, выход которого  вл етс  вторым разр дным выходом преобразовател  и подключен ко входу первого из (п-2) последовательно соединенных счетных триггеров, выходы которых  вл ютс  разр дными выходами преобразовател . На фиг.1 изобра1)«ена функциональна  схема преобразовател ; на фиг.2 временные диаграммы его работы. Преобразователь содержит генератор 1 эталонных импульсов пинии 2 и 3 задержки, двухвходовые элементы 1,15 И, триггер 1б управлени , счетные триггеры 17-22 и 23-1-23-(п-2), двухвходовые элементы ИЛИ, элементы 28 и 29 НЕ. Работа преобразовател  происходит ..следуюиим образом. Счетные импульсы с генератора эталонных импульсов, следующих с частотой f/k (фиг.2а), равной быстродействию используемых в преобразователе элементов, поступают на вход элемента И и на первую линию 2 задерх ки величина задержки которой равна X 2/f. С выхода первой линии 2 задержки счетные импульсы,задержанные на полпериода (фиг.2в), поступают на элемент 5 И и на вход линии задержки . Со среднего отвода линии 2 задер чки счетные импульсы, задержанные на Т Vf (четверть периода, фиг.26), поступают на вход элемен та 6 И, а с выхода линии 3 задержки счетные импульсы, задержанные на (три четверти периода, фиг.2г поступают на элемент 7 И. При установке триггера 16 управлени  в единичное состо ние сигналом Начало преобразовани  (НП) на элементы -7 И поступает потенциал, разрешающий прохождение счетных импульсов с частотой А и сдвинутых на четверть периода друг относительно друга , на соответствующие триггеры первого разр да 17-20, обеспечивай рабо ту триггеров с допустимым дл  них быстродействием. Пр мые и инверсные выводы этих триггеров (фиг.2(,е, ж 3, а., к , Л , м) попарно подключены ко входам элементов 8-11 И, а выходные сигналы этих элементов (фиг.2н, о , п, р) попарно подаютс  на два элемента 2 и 27 ИЛИ, выходы которых (фиг.2 с ,т) подаютс  на одни входы элементов 12 и 13 и через элементы 28 и 29 НЕ перекрестно на другие вхо ды этих элементов (фиг.2), ф). В результате на выходах элементов 12 и 1 И получаютс  импульсы частотой V, сдвинутые друг-относительно друга на величину 2/f (фиг. 2Х.,VI) и  вл ющиес  счетными импульсами дл  второго разр да преобразовател . Сигналы с этих выходов также подаютс  на элемент 25 ИЛИ, выход которого (фиг.2))  вл етс  выходом первого разр да кода, снимаемого с преобразовател . Таким образом, первый разр д преобра зовател , построенный на элементах 8 13, 16-20, 24, 25, 27-29 с быстродействием не более f/4, полностью ;эквивалентен триггеру с быстродействием f. Сигналы с пр мых и инверсных ВЫХОДОВ триггеров 21 и 22 второго разр да (фиг.2ч. ,ш,щ, ь) попарно подаютс  на входы элементов 1 и 15И, с выходов которых (фиг.2э,ю) сигналы поступают на элемент 26 ИЛИ, выход которого  вл етс  выходом второго разр да кода (фиг.2Я) преобразовател  и подаетс  далее на вход последующих разр дов 23-1-23-(п-2), построенных по известной схеме. Таким образом, второй разр д преобразовател , построенный на элементах I, 15 21, 22 и 26 с быстродействием не более , полностью эквивалентен триггеру с быстродействием 5/
2. 2. За счет задержки импульсов эталонного генератора на четверть, половину и три четверти периода, использовани  четырех счетных триггеров, работающих от импульсов, сдвинутых друг относительно друга, и объединени  результатов работы этих триггеров с помощью логических элементов в первом разр де, а также использовани  во втором разр де двухсчетных триггеров , работающих от импульсов, сдвинутых на полпериода и поступаклцих с первого разр да, и суммировани  (D зультатов работы триггеров второго разр да достигаетс  увеличение точности преобразовани  временного интервала в код D четыре раза по сравнению с обычным преобразователем при той же частоте эталонного генератора и в два раза по сравнению с известным. Предлагаемый преобразователь полностью эквивалентен преобра зователю, работающему от генератора эталонных импульсов с частотой в четыре раза большей, чем в данном преобразователе, и построенному на элементах, имеющих быстродействие в четыре раза выше. Кроме того, предлагаемый преобразователь может быть использован дл  преобразовани  в любой код, а не только в двоичный и может работать в любом режиме, (суммировани , вычитани  и др.) и от любого генератора эталонных импульсов .- . Формула изобретени  Преобразователь временных интервалов в числа двоичного кода по вт.св. № 262959, отличающ и и с   тем, что, с целью повыше ни  точности преобразовани  и расширени  функциональных возможностей , в него дополнительно введены четыре триггера, восемь элементов И, три элемента ИЛИ, два элемента НЕ и лини  задержки, причем средний отвод основной линии задер ки соединен с первым входам первого дополнительного элемента И, выход которого соединен с входом первого дополнительного триггера, выход основной линии задержки через дополнителъную линию задержки подключен к первому входу второго дополнительного элемента И, второй вход которого соединен с вторЙ входом первого дополнительного эле мента И и пр мым выходом триггера управлени , а выход - с входом вто рого дополнительного триггера, пр  мой и инверсный выходы первого дополнительного триггера подключены к первым входам соответственно третьего и четвертого дополнительн элементов И, вторые входы которых соединены соответственно с инверсным и пр мым выходами второго дополнительного триггера, выходы тре тьего и четвертого дополнительных элементов И через первый дополнительный элемент ИЛИ подключены к ;входу первого элемента НЕ и к пёрIвому чвходу п того дополнительного 1 элемента И, второй вхвд которого 78 соединен с выходом второго элемента J НЕ, а выход - с первым входом второго дополнительного элемента ИЛИ, выход которого  вл етс  первым разр дным выходом преобразовател , и с входом третьегб дополнительного триггера, пр мой и инверсный выходы которого подключены соответственно к первым входам шестого и седьмого дополнительных элементов И, быход . первого основного элемента ИЛИ соединен с входом второго элемента НЕ и с первым входом восьмого дополнительного элемента И, второй вход которого соединен с выходом первого элемента НЕ, а вь(ход - с вторым входом второго дополнительного элемента ИЛИ и с входом четвертого дополнительного триггера, пр мой и инверсный выходы которого подклкучены соответственно к вторым входам седьмого и шестого дополнительных элементов И, выходы которых соединены с соответствующими входами третьего дополнительного элемента ИЛИ, выход которого  вл етс  вторым разр дным выходом преобразовател  и подключен к входу первого из (п-2) последовательно соединенных счетных триггеров, выходы которых  вл ютс  разр дными выходами преобразовател . . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 262959, кл. Н 03 К 21/06, 1968.

   1 A/71/7/7

   ,Д/7 fp