SU907552A1 - Model of assembly for graph investigation - Google Patents

Model of assembly for graph investigation Download PDF

Info

Publication number
SU907552A1
SU907552A1 SU802884945A SU2884945A SU907552A1 SU 907552 A1 SU907552 A1 SU 907552A1 SU 802884945 A SU802884945 A SU 802884945A SU 2884945 A SU2884945 A SU 2884945A SU 907552 A1 SU907552 A1 SU 907552A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
model
node
output
graph
Prior art date
Application number
SU802884945A
Other languages
Russian (ru)
Inventor
Всеволод Викторович Васильев
Ольга Николаевна Голованова
Евгений Александрович Ралдугин
Александр Михайлович Щетинин
Николай Васильевич Федотов
Original Assignee
Институт Электродинамики Ан Усср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Электродинамики Ан Усср filed Critical Институт Электродинамики Ан Усср
Priority to SU802884945A priority Critical patent/SU907552A1/en
Application granted granted Critical
Publication of SU907552A1 publication Critical patent/SU907552A1/en

Links

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

( МОДЕЛЬ УЗЛА ИССЛЕДОВАНИЯ ГРАФА(MODEL OF THE KNOT OF RESEARCH

II

Изобретение относитс  к электронному моделированию задач теории графов и может быть использовано при построении специализированных цифровых вычислительных устройств дл  исследовани  графов, в частности дл  решени  задачи нахождени  всех максимальных независимых множеств в графе.The invention relates to electronic modeling of graph theory problems and can be used in the construction of specialized digital computing devices for studying graphs, in particular, to solve the problem of finding all the maximum independent sets in a graph.

Известно устройство дл  моделировани  сетевого графика, содержащее блок управлени , блок регистрации , блок стоимостноресурсных ограничителей , блоки коммутации и блоки моделей ветвей, состо щие из счетчиков , триггеров, элементов И и схем индикации 1 .A device for simulating network graphics is known, comprising a control unit, a registration unit, a cost resource limiter unit, switching units, and branch model units consisting of counters, triggers, AND elements and display circuits 1.

Однако это устройство не решает задачу о нахождении максимальных независимых множеств в графе.However, this device does not solve the problem of finding the maximum independent sets in the graph.

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  моделировани  ветви графа, содержащее триггер, которыйThe closest in technical essence to the present invention is a device for modeling a branch of a graph containing a trigger, which

единичным выходом св зан с блоком . индикации и с первыми входами первого и второго элементов И, вторые входы которых св заны с первым и вто рым полюсами, а выходы первого и второго элементов И соединены с первым и вторым вводами первого элемента ИЛИ 2.a single output associated with the unit. display and with the first inputs of the first and second elements And, the second inputs of which are connected with the first and second poles, and the outputs of the first and second elements And connected with the first and second inputs of the first element OR 2.

Однако известное устройства также не обеспечивает решение задачи However, the known device also does not provide a solution to the problem.

10 о максимальном независимом множестве графа.10 on the maximal independent set of a graph.

Цель изобретени  - расширение функциональных возможностей за счет возможности решени  задачи нахожде15 ни  максимальных независимых множеств графа.The purpose of the invention is to expand the functionality due to the possibility of solving the problem of finding 15 maximal independent sets of a graph.

Поставленна  цель достигаетс  тем, что в модель узла дл  исследовани  графа, содержащую первый триггер, The goal is achieved by the fact that in the model of a node for examining a graph containing the first trigger,

20 единичный выход которого подключен к входу блока индикации и к первым входам первого и второго элементов И, выходы которых соединены СООТВРТственно с первым и вторым входами первого элемента ИЛИ, вторые входы первого и второго элементов И подклю чены соответственно к первому и второму входам модели, введены два регистра , триггеры, элементы И и элементы ИЛИ, третьи входы первого и второго элементов И подключены к третьему входу модели, входной полюс которой соединен с третьим входом первого элемента ИЛИ, с нулевым входом второго триггера, с нулевым входом первого разр да первого регистра , с первым входом третьего элемента И и с первым входом второго элемента ИЛИ, выход которого подключен к нулевому входу первого триггера, единичный вход которого соединен с выходом четвертого элемента И и с единичным входом третьего триггера, выход которого подключен к информационному входу второго регистра, единичный выход первого разр да которо -о соединен с первым входом четвертого элемента И, с первым выходом модели и с вторым входом третьего элемента И, выход которого подключен к второму выходу модели, четвертый вход которой соединен с вторым входо четвертого элемента И и с первым входом п того элемента И, выход которого подключен к единичному входу ВТ20 single outputs of which are connected to the input of the display unit and to the first inputs of the first and second elements AND, the outputs of which are connected to the first and second inputs of the first element OR OR, the second inputs of the first and second elements AND are connected respectively to the first and second inputs of the model, are entered two registers, triggers, AND elements and OR elements, the third inputs of the first and second AND elements are connected to the third input of the model, the input pole of which is connected to the third input of the first OR element, with zero input of the second trigger Pa, with zero input of the first bit of the first register, with the first input of the third element I and with the first input of the second element OR, the output of which is connected to the zero input of the first trigger, the unit input of which is connected to the output of the fourth element And, and with the single input of the third trigger, the output of which is connected to the information input of the second register, the single output of the first discharge of which is connected to the first input of the fourth element I, to the first output of the model and to the second input of the third element I, the output of which is connected model to the second output, a fourth input connected to a second input of the fourth AND element and to the first input of the fifth AND gate, whose output is connected to a single entry VT

рого триггера, единичный выход которого соединен с информационным входом первого регистра, единичный выход первого разр да которого подключен к второму входу п того элемента И, к третьему выходу модели и к первому входу шестого элемента И, второ вход которого соединен с п тым входом модели и с первым входом седьмого элемента И, выход которого подключен к первому входу третьего элемента ИЛИ, выход которого соединен с четвертым выходом модели, шестой вход которой подключен к первому входу восьмого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, выход первого элемента И подключен к второму входу второго элемента ИЛИ и к единичному входу первого разр да первого регистра , нулевой выход первого разр да которого соединен с вторым входрм седьмого элемента И, выход второго элемента И подключен к первому входу четвертого элемента ИЛИ, второй вход которого соединен с выходом шестого элемента И и с единичным входом четвертого триггера, единичный выход которого подключен к второму входу восьмого элемента И, выход первого элемента ИЛИ соединен с нулевым входом 5 третьего триггера и с нулевым входом первого разр да второго регистра, вход сдвига и вход реверса которого соединены соответственно с входом сдвига и входом реверса первого регистра и подключены соответственно к седьмому и восьмому входу модели выход четвертого элемента ИЛИ  вл етс  выходным полюсом модели.trigger, the unit output of which is connected to the information input of the first register, the unit output of the first bit of which is connected to the second input of the fifth And element, to the third output of the model and to the first input of the sixth And element, the second input of which is connected to the fifth input of the model and with the first input of the seventh element And, the output of which is connected to the first input of the third element OR, the output of which is connected to the fourth output of the model, the sixth input of which is connected to the first input of the eighth element And, the output of which is connected the second input of the third element OR, the output of the first element AND is connected to the second input of the second element OR and to the single input of the first bit of the first register, the zero output of the first bit of which is connected to the second input of the seventh element And, the output of the second element AND is connected to the first input of the fourth the OR element, the second input of which is connected to the output of the sixth AND element and to the single input of the fourth trigger, whose single output is connected to the second input of the eighth AND element, the output of the first OR element is connected to a left inlet 5 of the third flip-flop and a zero input of the first discharge of the second register input of the shift and sign reversal which are respectively connected to the shift input and the input of the first register reverser and connected respectively to the seventh and eighth entry model fourth element output OR is the output pole model.

На фиг. изображена структурна .FIG. depicted structurally.

5 схема модели узла; на фиг. 2 - пример графа, где точками I-VIII обозначены его вершины.5 diagram of the model of the node; in fig. 2 is an example of a graph, where dots I-VIII are its vertices.

Модель узла содержит регистры 1 и 2 .(Триггеры 3-6, элементы И 7-1, элементы ИЛИ 15-18, блок 19 индикации, входной полюс 20, выходной полюс 21 и входы и 22-23. Регистры 12 реализованы по Схеме реверсивного регистра сдвига, направление сдвигаThe node model contains registers 1 and 2. (Triggers 3-6, elements AND 7-1, elements OR 15-18, indication block 19, input pole 20, output pole 21 and inputs and 22-23. Registers 12 are implemented according to the Reverse Circuit shift register, shift direction

5 которого зависит от уровн  сигнала5 which depends on the signal level

реверса на входе 26. Ireverse inlet 26. I

Решение задачи о нахождении всехSolving the problem of finding all

максимальных независимых множеств графа реализуетс  в предлагаемойmaximum independent sets of a graph is realized in the proposed

0 модели по спедующему методу.0 models by the following method.

Пусть дан неориентированный граф G(X,r), где X - вершины; Г -ребра. Независимое множество вершин - это множество вершин графа G такое, чтоLet an undirected graph G (X, r) be given, where X are vertices; G-Rebra. An independent set of vertices is a set of vertices of a graph G such that

5 любые две вершины в нем не смежны, т.е. никака  пара вершины не соединена ребром, т.е. любое множество S С л, которое удовлетвор ет условие Snr(S) Ф r{S) - множество вершин, составл ющее отображение вершин из множества (S, Ф - пустое множество ) ,  вл етс  независимым множеством вершин. Независимое множество называетс  максимальным, когда нет другого независимого множества, в которое оно бы входило, т.е. множест во S  вл етс  максимальным независимым множеством, если оно удовлетвор ет услови м 50Г{5) Ф, НОГ(Н)ф5 any two vertices in it are not adjacent, i.e. no pair of vertices is connected by an edge, i.e. any set S C L that satisfies the condition Snr (S) Φ r (S) - the set of vertices constituting the mapping of vertices from the set (S, Ф - an empty set) is an independent set of vertices. An independent set is called maximal when there is no other independent set into which it would belong, i.e. A set S is a maximal independent set if it satisfies the conditions 50G (5) Ф, НОГ (Н) ф

0 VHOS (дл  всех И, включающих множество S),.0 VHOS (for all AND including S) ,.

Если Q есть семейство всех независимых множество графа G, то число maxislIf Q is the family of all independent sets of the graph G, then the number maxisl

seQseQ

5 называетс  числом Нзависимости гра5 is called the number of dependencies of gra

фа G, а множество S , на котором этот максимум достигаетс , называетс  наибольшим независимым множеством. Известен метод отыскани  максима ных независимых множеств, который   л ест  существенно упрощенным перебором , использующим дерево поиска: Шаг. 1-Пусть $0 Ci., k-0. Пр мой ход Шаг 2. Выбрать вершину Чк € Q) и сформировать 5|, к. остав и Q без изменени |. Положить л   .. . .Шаг 3- Если удовлетвор етс  условие 3 хв Q такое, что Г().)О Q. ф, то перейти к шагу 5, иначе к шагу 4. Шаг k. Если Ц .: Ф , то значит ма симальное независимое множество S Сформировано и следует перейти к шагу 5. Если Q. ф, л , то перей ти к шагу 5. Иначе п.-.рейти к шагу 2 Обратный ход Шаг 5- Положить . Удалить х из ) чтобы получить TV. Испра- вить (1 и Ц. , удалив вершину из Q иДобавив ее к 0.. Если , 1с ° перейти к шагу 2, если , 1 Ф , то остановитьс , так как к этому моменту найдены все мак-симальные независимые множества. Ин че перейти к шагу 3. С целью упрощени  модели узла, аппаратно реализующей приведенный метод, принимаем Sj., где X - множество вершин графа. Тогда на каждом шаге S ц-. S к - r(xi 1) , а не SK., Множества . -it+t определ ютс  h формулам u,7,. о.к -г (xik) Qt ( ) Если модель узла принадлежит одному из множеств Q или 0 , то соответственно входной триггер (первый разр д регистра 1 или .) находитс  в единичном состо нии. Множество моделей узлов, у которых указанные три|- гера наход тс  в единице, образуют соответственно множества К - Принадле ; ность модели узла максимальному независимому множеству узлов графа определ етс  единичным состо нием триггера 3 которое индицируетс  с помощью блока 19 индикации Выходы триггеров А и 5 св заны с информационными входами регистров 1 и Z, т.е. в регистры заноситс  информаци  о состо нии этих триггеров на каждом цикле сдвига. Модель узла дл  исследовани  графа при решении задачи нахождени  максимальных независимых множеств графа работает следующим образом. Предварительно полюса 20 и 21 всех моделей узлов соедин ютс  между собой в соответствии с топологией исследуемого графа. Выходы 22 и входы 23 всех моделей узлов соединены таким образом, что образуетс  последовательна  цепь у которой входным полюсом  вл етс  вход 23 первой в цепи модели узла, а выходным - выход 22 последней. В первый разр д регистра 2 всех моделей узлов записываетс  1, что соответствует выражению Q. Х, где X - множество узлов грайа, а в первый разр д регистра 1 записываетс  О, т.е. 0. ф, где ф - пустое множество. Остальные разр ды регистров 1 и 2 всех моделей узлов наход тс  в О. Триггеры 3 и 5 предварительно устанавливаютс  в а триггеры ,6 - в О во всех модел х узлов. В исходном состо нии на входы 26 и 31 подаетс  разрешающийпотенциал (признак пр мого хода), а на входы 33 - запрещающий. На входы 25 подаетс  импульс сдвига дл  запоминани  исходных множеств QQ и Q, при этом информаци  сдвигаетс  на один разр д вправо, а входные триггеры регистров 1 и 2 принимают информацию с триггеров и 5. Дл  решени  задачи о максимальном независимом множестве графа модели узлов последовательно просматриваютс  в произвольно заданном пор дке (пр мой ход. Дл  этого подаетс  опрашивающий сигнал на вход 32, чем осуществл етс  выбор той или иной модели узла. Наличие единичного сигнала на выходе триггера 3 и разрешающего потенциала на входе 31 обеспечивает прохождение в выбранной модели узла опрашивающего сигнала с входа 31 через элемент И8 и через элемент ИЛИ 15 на нулевые входы триггера 5 и первого триггера регистра 2 дл  записи О в первый его разр д. Сброс триггера 5 в О означает, что при последующих сдвигах регистра 2 на пр мом ходе в него на каждом шаге будет записыватьс  О. Одновременно с этим выходной сигнал элемента И 8 через элемент ИЛИ 17 поступает на выходной полюс 21 и далее (с учетом св зей моделей узлов в соответствии с топологией исследуемого ) , на входной полюс 20 тех моделей узлов, которые инцидентны данному. В этих модел х сигнал поступит на нулевые входы регистра и триггера . В первом этот сигнал подтвердит нулевое исходное состо ние его первого разр да, а триггер k имеет аналогичное с триггером 5 назначение . Сигнал с полюса 20 через элемент ИЛИ 16 сбросит в О триггер 3, а через элемент ИЛИ 13 устано вит в О триггер первого разр да регистра 2 и триггер 5. В результате записи О в регистр 2 выбранной опрашивающим сигна лом модели узла и всех моделей узлов с ней св за.нных сформируетс  новое Qj/ , в соответствии с выражением ( xik) и xikj, (1) О + - Г -tc+1 к i миглш ti I т а п Р. / п га - из исходного множества лены выбраннь1й узел и узлы ему инцидентные по топологии исследуемого графа. Установив в О триггеров 3 в модел х узлов, св занных с выбранной соответствует выражению S (xik) Поступление сигнала на О вход регистра 1 соотгзетствует действию по формуле ;ti r(xik) (3) Таким образом, множества 7(+, к+С toK этого требует первый шаг алгоритма, сформированы. Вновь сформированные Q. и . необходимо Запомнить , дл  этого на входы 25 всех моделей узлов подаетс  импульс сдвига, который формируетс  по сигналу с выходного полюса 21. HaпpaвлeниJ сдвига, который формируетс  по сигналу с выходного полгоса 21. Напрааление сдвига определ ет с  уровнем (1 или О ) сигнала реверса на входах 26. Следующий опрашивающий сигнал на входе 32 выбирает новую модель узла Если в ней триггер 3 стоит в 1, . то описанный выше процесс повтор етс . Если триггер 3 был ранее сброшен в О сигналом с полюса 20 от предыдущих опрашиваемых моделей узлов, то в ней на этом шаге опроса ничего не изменитс  и импульс сдвига регист ров на входах 25 не формируетс . Опрос моделей узлов продолжаетс  до тех пор, пока на очередном шаге окажетс , что на выходах 2 и 27 всех моделей узлов сформированы нулевые сигналы, т.е. .7 Ф (k) Это означает, что первое максимальное независимое множество сформировано и состоит из моделей узлое, у которых триггеры 3 сохранили единичное состо ние, которое индицируетс  с помощью блока 19 индикации. После этого начинаетс  обратный процесс. Дл  этого предварительно на входы 26 моделей узлов подаетс  сигнал , соответствующий обратному направлению сдвига регистров ( реверс, а на входы 25 - импульс сдвига, который устанавливает на .выходе регистров информацию , полученную на предыдущем шаге , т-.е. первые разр ды регистров 1 будут выдавать данные о принадлежности моделей узлов множеству 0.,, а первые разр ды регистров 2 - мно )еству входов 31 снимаетс , а на входы 33 подаетс  разрешаюидий сигнал (признак обратного хода). Начина  с последней опрошенной модели узла, на которой был остановлен пр мой ход решени ,на входе 32 вновь последовательно дл  всех моделей узлов поступают опрашивающие сигналь,но в пор дке, обратном пр мому ходу. Триггер 3 последней опрошенной на пр мом ходе модели узла сохранил 1 состо ние, поэтому импульс опроса с входа 32 через элемент 7 И подаетс  на единичный вход первого триггера регистра 1, устанавлива  его в 1, через элемент 15 ИЛИ на нулевые входы триггера и триггера первого разр да регистра 2; через элемент ИЛИ 1б ,на нулевой вход триггера. Поступление сигналов на 1 вход регистра 1 и О вход регистра 2 и триггера 3 соответствует тому, что опрашиваема  модель узла вычеркиваетс  из множеств S., добавл етс  к множеству , как это и требуетс  на шаге возвращени  алгоритма . Далее следует проверка услови  Эхе G, така , что Г(х), , .. т.е. существует ли хот  бы одна модель узла, принадлежаща  множеству I , отображение которой (множество , св занных с ней ) и множество моделей узлов, составл ющих Q(, , не пересекаютс , т.е. у них нет общих элементов. Проверка осуществл етс  следующим образом. На вход 23 первой в цепочке модел узла подаетс  импульс проверки услови  (5). Этот импульс поступает на первый вход элемента И 13, вторым входом которого управл ет нулевой выход первого триггера регистра 1. Если множество Q пусто, то импульс проверки услови  (5 ) беспреп т ственно проходит через элементы И 13 и ИЛИ 18 во всех модел х узлов и по вл етс  на выходе 22 последней в цепи модели узла. Если Qj не пусто, т.е. есть хот  бы одна модель узла, у которой в регистре 1 первый три|- гер находитс  на данном шаге в 1, то в этой модели узла импульс проверки услови  С) проходит не через элемент И 13, г через элемент И 12, устанавлива  триггер 6 в единичное состо ние, и далее через элемент ИЛИ 17 поступает на выходной полюс 2 Как упоминалось Bbiuje, с полюса 21 сигнал поступит на полоса 20 тех моделей узлов, которые св заны с данной в соответствии с топологией графа . С полюса 20 сигнал поступит в этих модел х узлов на один из входов элемента И 9, второй вход которого управл етс  единичным выходом тригге ра первого разр да регистра 2, хран щего информацию о принадлежности данной модели узла множеству Q.J,. На выходе элемента И 9 и на выходе 28 сигнал по витс  в том случае, если данна  модель узла одновременно принадлежит множеству Г(х) и Q| Если это произойдет хот  бы в одной модели узла, то условие (5) дл  модели узла, принадлежащей lнoжecтвy QK. У первый триггер регистра 1 находитс  в 1 состо нии), не выполн етс . Следовательно, проверку услови  5 ) необходимо продолжить дл других моделей узлов, вход щих в QU. Дл  этого на входы 30 всех моделе узлов подаетс  импульс, который проходит через элемент И 1 в той из них, у которой триггер 6 находитс  в 1 состо нии, и через элемент ИЛИ 1 по вл етс  на выходном полюсе 22, Таким образом, наличие сигнала на выходе 28 хот  бы у одной модели узла в момент проверки услови  (5) говори о том, что это условие не выполн етс и необходимо продолжить проверку. На против, если такой сигнал не сформировалс  ни у.одной из моделей узлов в момент проверки, то это означает, что условие (3) выполнено хот  бы дл  одной модели узла и дальнейша  проверка не нужна, что  вл етс  сигналом дл  перехода к шагу возврата алгоритма . Итак, если условие СЗ) выполнено то на входы 25 всех моделей узлов вновь поступает импульс сдвига, формиру  новые QI , 0.,Т , а на входы 32 продолжают последовательно подаватьс  опрашивающие импульсы, выбира  каждый раз новую модель узла, но в пор дке, обратном пр мому ходу.. Если у вновь опрашиваемой модели триггер 3 стоит в 0 то в ней ничего не происходит и импульс сдвига на входах 25 не формируетс , напротив, описанный выше шаг возврата с проверкой услови  (5) повторитс  снова, если триггер 3 У очередной опрашиваемой модели узла стоит в 1. Если на очередном шаге возвращени  при проверке услови  (5) окажетс , что оно не выполн етс  ни дл  какой модели узла из множества Q),;, то это означает, что обратный процесс окончен и можно переходить к пр мому шагу ДЛЯ формировани  нового максимального множества независимых верших в графе. Дл  этого на входы 29 подаетс  импульс, который через элеi 1 менты И 10, 11 установит соответственно триггеры k модел х узлов, которые на данном шаге принадлежат множествамQ и i, что необходимо дл  выполнени  ново-. го процесса пр мого хода и т.д. Процесс формировани  всех максимальных незаивисимых множеств вер-, шин в графе будет завершен когда Q- Ф т.е. просмотрены все вершины графа. В таблице представлен пример работы алгоритма по нахождению максимальных независимых множеств дл  графа из восьми вершин (фиг.2). Знаком -Х-отмечены максимальные независимые множества графа G. Использование новых элементов-реверсивных регистров сдвига, дополнительных триггеров, элементов И, и ИЛИ и новых св зей позвол ет получить существенно новый положительный эффект, т.е. решить важную задачу нахождени  всех максимальных независимых множеств в графе..Анализ этих множеств дает возможность определить одно из важных структурV90755212FG, and the set S, on which this maximum is reached, is called the largest independent set. The method of finding maximal independent sets is known, which is effected by a significantly simplified search using the search tree: Step. 1-Let $ 0 Ci., K-0. Go to step Step 2. Select the vertex кC (Q) and form 5 |, since the remainder and Q without change |. Put l .. . Step 3- If condition 3 x Q is satisfied such that Г ().) О Q. ф, then go to step 5, otherwise go to step 4. Step k. If Ts.: F, then the maximal independent set S is formed and proceed to step 5. If Q. f, l, then go to step 5. Otherwise, p .-. Go to step 2 Reverse Step 5- Put . Remove x from) to get the TV. Correct (1 and C., removing the vertex from Q and adding it to 0 .. If, 1C ° go to step 2, if, 1 Ф, then stop, because by this moment all maximal independent sets are found. In to go to step 3. In order to simplify the model of the node that implements the reduced method in hardware, we take Sj., where X is the set of vertices of the graph, then at each step S c -. S c - r (xi 1), but not SK., The sets .it + t are defined by the formulas u, 7 ,. о.ккг (xik) Qt () If the node model belongs to one of the sets Q or 0, then the input trigger (the first register bit 1 or.) is in a single state. The set of node models, in which the indicated three | - geers are in unity, form the K set, respectively; the node model membership to the maximum independent set of graph nodes is determined by the single state of trigger 3 which is indicated by the display unit 19 The outputs of the triggers A and 5 are associated with the information inputs of the registers 1 and Z, i.e. the registers provide information on the state of these triggers at each shift cycle. The node model for studying a graph in solving the problem of finding maximal independent sets of a graph works as follows. Previously, the poles 20 and 21 of all models of nodes are interconnected according to the topology of the graph under study. The outputs 22 and the inputs 23 of all models of the nodes are connected in such a way that a series circuit is formed in which the input pole is the input 23 of the first node in the circuit of the node model, and the output pole is the output 22 of the last. The first bit of register 2 of all models of nodes is written 1, which corresponds to the expression Q. X, where X is the set of nodes of the grid, and the first bit of register 1 is written O, i.e. 0. φ, where φ is an empty set. The remaining bits of registers 1 and 2 of all models of nodes are in O. Triggers 3 and 5 are preset to a triggers, 6 to O in all models of nodes. In the initial state, the permitting potential is applied to the inputs 26 and 31 (the sign of the forward run), and the inhibiting potential is applied to the inputs 33. Shift pulse is fed to inputs 25 to store the initial QQ and Q sets, the information is shifted one bit to the right, and the input triggers of registers 1 and 2 receive information from triggers and 5. To solve the problem of the maximum independent set of node graphs, successively are viewed in an arbitrarily specified order (forward path. To do this, a polling signal is fed to input 32, which makes it possible to select a particular node model. The presence of a single signal at the output of trigger 3 and the resolving potential at input 31 are both cuts the passage in the selected model of the polling signal node from input 31 through element I8 and through element OR 15 to the zero inputs of trigger 5 and the first trigger of register 2 to record O to its first bit. Resetting trigger 5 to O means that during subsequent register offsets 2, O. At the same time, the output signal of the element AND 8 through the element OR 17 goes to the output pole 21 and further (taking into account the connections of the node models in accordance with the topology of the studied), to the input course 20 of those models nodes that are incident to this. In these models, the signal goes to the zero register and trigger inputs. In the first, this signal will confirm the zero initial state of its first bit, and the trigger k has the same purpose as with trigger 5. The signal from pole 20 through the element OR 16 resets the trigger 3 into O, and the element OR 13 sets the trigger of the first register bit 2 and the trigger 5 into the flag O. As a result of writing the register model of the node and all models of nodes to the register 2 a new Qj / will be formed with it due to it, in accordance with the expression (xik) and xikj, (1) O + - G -tc + 1 k i a flash of ti I and a p R. / p ha - from the initial set of flax the selected node and nodes to it are incident in the topology of the graph under study. Setting in O triggers 3 in the models of nodes associated with the selected one corresponds to the expression S (xik) The arrival of a signal on O the input of register 1 corresponds to the action according to the formula; ti r (xik) (3) Thus, the sets 7 (+, k + With toK, this is required by the first step of the algorithm, formed. The newly formed Q and. It is necessary to Remember, for this, a shift pulse is applied to the inputs of 25 all models of nodes, which is generated by the signal from the output pole 21. The shift direction, which is formed by the signal from the output half-path 21. The shift direction determines with the level (1 or O) of the reverse signal at inputs 26. The next interrogating signal at input 32 selects a new node model if trigger 3 in it is 1, then the process described above is repeated. If trigger 3 was previously reset to O by a signal from pole 20 from the previous ones of the polled node models, then nothing changes at this polling step and the register shift pulse at inputs 25 is not generated. The polling of the node models continues until at the next step it turns out that zero are generated at the outputs 2 and 27 of all node models signals, i.e. .7 Ф (k) This means that the first maximum independent set is formed and consists of nodular models, in which the triggers 3 retain the unit state, which is indicated by the display unit 19. After this, the reverse process begins. For this, a signal corresponding to the reverse direction of the shift of registers is supplied to the inputs of the 26 models of nodes (reverse, and to the inputs of 25 - a shift pulse that sets the information obtained at the previous step, m., The first bits of the registers 1) they will produce data on the belonging of the models of nodes to the set 0., and the first bits of the registers 2 will be removed from the set of inputs 31, and an enable signal (a sign of retrace) will be given to the inputs 33. Beginning with the last polled model of the node at which the forward decision was stopped, at input 32, the polling signals are received again sequentially for all models of nodes, but in the reverse order of the forward run. The trigger 3 of the node model last polled on the fly has retained 1 state, so the polling pulse from input 32 through element 7 And is applied to the single input of the first trigger of register 1, set to 1, through element 15 OR to the zero inputs of the trigger and trigger of the first bit register register 2; through the element OR 1b, to the zero input of the trigger. The arrival of signals at 1 input of register 1 and O and the input of register 2 and trigger 3 correspond to the fact that the polled model of the node is deleted from the set S., added to the set, as required in the return step of the algorithm. This is followed by a check of the conditions of Echo G, such that G (x),, .. i.e. Does there exist at least one node model belonging to the set I, whose mapping (the set associated with it) and the set of node models constituting Q (, do not intersect, i.e. they do not have common elements. The check is carried out as follows The first condition in the chain of the model of the node is applied to the condition check pulse (5). This pulse arrives at the first input of the element 13, the second input of which is controlled by the zero output of the first trigger of register 1. If the Q set is empty, then the check pulse is 5) freely passes through the ele cops AND 13 and OR 18 in all models of nodes and appears at the output 22 of the last in the chain of the node model.If Qj is not empty, i.e. there is at least one node model that has first three | - ger in register 1 is in this step in 1, then in this model of the node, the impulse check condition C) passes not through the element AND 13, d through the element 12, sets the trigger 6 into one state, and then through the element OR 17 goes to the output pole 2 mentioned Bbiuje, from pole 21 the signal will go to a strip of 20 those models of nodes that are associated with this one in accordance with the topology of the graph a. From pole 20, a signal will arrive in these models of nodes at one of the inputs of element AND 9, the second input of which is controlled by a single output of a trigger of the first bit of register 2, which stores information about the membership of this model of node Q.J ,. At the output of the element And 9 and at the output 28, the signal according to the Vits in the event that this model of the node simultaneously belongs to the set Γ (x) and Q | If this happens at least in one model of the node, then condition (5) for the model of the node belonging to the QK operator. At the first register trigger 1 is in 1 state), is not executed. Therefore, checking condition 5) needs to be continued for other models of nodes included in QU. To do this, the inputs 30 of all model nodes are given a pulse that passes through the element AND 1 in that of which trigger 6 is in 1 state, and through the element OR 1 appears at the output pole 22. Thus, the presence of a signal at output 28, at least for one model of the node, at the time of checking the condition (5) say that this condition is not fulfilled and it is necessary to continue the check. On the contrary, if such a signal has not been formed on one of the node models at the time of the test, this means that condition (3) is satisfied for at least one model of the node and no further check is needed, which is a signal to go to the return step algorithm. So, if the SOC condition is fulfilled, then a shift pulse is sent to the inputs of 25 all models of nodes, generating new QI, 0., T, and polling pulses continue to be sequentially fed to the inputs 32, choosing a new model of node each time, but in order the reverse forward move. If the newly interrogated model has trigger 3 set to 0, then nothing happens in it and a shift pulse at inputs 25 is not generated, on the contrary, the above return step with condition check (5) will repeat again if trigger 3 U next polled node model is 1. If on the successive step of returning the condition (5) when checking conditions for any node model from the set Q),; it means that the reverse process is over and you can proceed to the forward step FOR forming a new maximum set of independent vertices in the graph. For this purpose, a pulse is applied to the inputs 29, which, through elements 1 and 10, 11, will install, respectively, the triggers of k models of nodes, which in this step belong to the sets Q and i, which is necessary for the execution of the nova-. go forward process, etc. The process of forming all maximal non-dependent sets of vertices, tires in the graph will be completed when Q-F, i.e. viewed all the vertices of the graph. The table presents an example of the operation of the algorithm for finding the maximum independent sets for a graph of eight vertices (Fig. 2). The -X-mark indicates the maximum independent sets of the graph G. The use of new elements-reversible shift registers, additional triggers, elements AND, and OR, and new connections allows to obtain a substantially new positive effect, i.e. to solve the important problem of finding all maximal independent sets in a graph. Analysis of these sets makes it possible to determine one of the important structuresV90755212

ных свойств графа - число независи- ной и электронно-вычислительной аппамости , что имеет самосто тельное зна- ратуры.properties of the graph is the number of independent and electronic-computational devices that have their own independent values.

чение в теории графов , а также имеет Важной  вл етс  возможность решеразнообразные непосредственные При- ни  задачи нахождени  числа незавиложени  при ведении проектного пла- 5 симости к решению задачи о хроматичеснировани  исследовательских работ, ком числе графа.in graph theory, as well as it is important. It is possible to solve various direct problems of finding the number of non-assignments in maintaining the project plasticity to solve the problem of chromaticisation of research works, which is the number of the graph.

в кластерном анализе, параллельных вычислени х на ЭВМ, при решении задач размещени  в системах автоматического проектировани  радиоэлектрон-ю решени .in cluster analysis, parallel computing on a computer, when solving placement problems in systems of automatic design of radioelectronic solutions.

Аппаратна  реализаци  метода обеспечивает распараллеливание решени  задачи и значительно сокращает врем The hardware implementation of the method provides parallelization of the problem solution and significantly reduces the time

Claims (2)

1.Авторское свидетельство СССР W 570060, кл. G 06 G 7/122, 1975.1. Author's certificate of the USSR W 570060, cl. G 06 G 7/122, 1975. 2.Авторское свидетельство СССР № 36393, кл. G Об G 7/122, 1970 (прототип). триггера, единичный выход которого2. USSR author's certificate number 36393, cl. G About G 7/122, 1970 (prototype). trigger whose single output о about «44"44 ОABOUT гъ См .- г toГъ See .- г to т t I:: I ::
SU802884945A 1980-02-18 1980-02-18 Model of assembly for graph investigation SU907552A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802884945A SU907552A1 (en) 1980-02-18 1980-02-18 Model of assembly for graph investigation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802884945A SU907552A1 (en) 1980-02-18 1980-02-18 Model of assembly for graph investigation

Publications (1)

Publication Number Publication Date
SU907552A1 true SU907552A1 (en) 1982-02-23

Family

ID=20878798

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802884945A SU907552A1 (en) 1980-02-18 1980-02-18 Model of assembly for graph investigation

Country Status (1)

Country Link
SU (1) SU907552A1 (en)

Similar Documents

Publication Publication Date Title
SU907552A1 (en) Model of assembly for graph investigation
US4149258A (en) Digital filter system having filters synchronized by the same clock signal
SU525116A1 (en) Frequency integrator
SU1509957A1 (en) Device for selecting indicators of object images
SU1182538A1 (en) Device for simulating network graphs
SU1374239A2 (en) Device for simulating problems about longest paths in networks
SU842842A1 (en) Device for determining the shortest path in graph
SU750503A1 (en) Computing device for solving problems of planning
SU1129617A1 (en) Device for simulating extremum parts in graph
SU985827A1 (en) Buffer memory device
SU1322304A1 (en) Device for simulating directional graphs
SU1376083A1 (en) Random event flow generator
SU1203534A1 (en) Device for simulating network graphs
SU1305703A1 (en) Device for breaking graph into subgraphs
SU1564643A1 (en) Device for solving activity problems
SU525093A1 (en) Firmware control device
SU1001101A1 (en) Device for distributing tasks for processors
SU608169A1 (en) Network chart simulator
SU1376097A1 (en) Device for simulating network graphs
SU1465892A1 (en) Device for modeling programming technology
SU894844A1 (en) Pulse train shaping device
SU1383386A1 (en) Device for determining maximum forward paths of graph
SU1128272A2 (en) Device for simulating network-type schedules
SU1456962A1 (en) Device for input of random pulse train into electronic computer
SU1070560A1 (en) Device for simulating network graphs