SU525093A1

SU525093A1 - Firmware control device

Info

Publication number: SU525093A1
Application number: SU1827753A
Authority: SU
Inventors: Виталий Николаевич Алексеев; Владимир Григорьевич Колосов; Александр Григорьевич Леонтьев; Салауат Дарбекович Омаров
Original assignee: Ленинградский Ордена Ленина Политехнический Институт Имени М.И.Калинина
Priority date: 1972-09-08
Filing date: 1972-09-08
Publication date: 1976-08-15

Description

Изобретение относитс к вычислительной технике и может быть использовано в каче стве устройства управлен специализированной ЦВМ при ее работе по жесткой програм : ме.The invention relates to computing technology and can be used as a device managed by a specialized digital computer during its operation according to a rigid program.

Известно микропрограммное устройство ;);правлени , содержащее пам ть микгопрограмм регистры микрокоманд и адреса микрокоманд соединенные с пам тью микропрограмм, логические элементы и дешифраторы. Известные устройства имеют большой объем па- ; м ти микропрограмм. Наиболее близким к i изобретению вл етс устройство, содержа-; шее блок выборки микропрограмм, счетчик переходов , блок пам ти микропрограмм, син- хронизирующий блок, дешифратор управл ющих сигналов, выход блока пам ти микропрограмм св зан с первым входом блока выборки микропрограмм, а выход счетчика переходов - со вторым его выходом. Йзвестное устройство имеет большой объем пам .ти микропр рграмм и,з-за большого разнообрази управл ющих слов, число повтор ющих с последовательностей которых невелико, : и иэ.эа использовани дл организации, оз A microprogram device is known;); a board containing microprogram memory, micro-register registers and micro-command addresses connected to microprogram memory, logic elements and decoders. Known devices have a large amount of pa; ti microprograms Closest to i of the invention is a device containing -; The microprogram sampling block, the transition counter, the microprogram memory block, the sync block, the control decoder, the output of the microprogram memory block are connected to the first input of the microprogram sample block, and the output of the conversion counter is connected to its second output. A well-known device has a large amount of memory of microprograms and, due to a wide variety of control words, the number of repeating sequences from which is small,: and it is used for organizing,

ррата из микропрограммы специального упн равл ющего сигнала или микрокоманды, фикр сирующей точку возврата и осуществл кнцеЙ передачу управлени .The output of the firmware is a special control signal or a microcommand that holds the return point and carries out the transfer control.

Цель изобретени состоит в сокращении объема блока пам ти микропрограмм, В опи-сываемом устройстве это достигаетс тем. что оно содержит группу многоуровневых микропрограммных блоков, первый вход ка- ждого из которых св зан с первым выходом блока выборки микропрограмм, второй вход св зан с выходом счетчика переходов, третий вход каждого многоуровневого микрс программного блока св зан с соответствующим выходом выходов блока выборки микропрограмм, четвертый вход св -i зач со входом устройства, п тый вход св зан с выходом .1- ониз111:1ующе14) блока, первый выход свп,-:;1м с сссггветствующим входом группы Bxoi.oi ;п,.: фратора упра л ющих сигналов, групп; выходов.KofofxSro подключена к группе, выходов устройства, первый и второй вхоль.. счнтчика переходов св заны соответствен МО с первым и вторым выходами,.блока выбо))ки микропрограмм,., j третий вход счетчика переходов св зан со вторым выходом каждого многоуровневого микропрограммного блок. Кроме того, в устройстве многоуровневый микропрограммный блок содержит группу из jn микропрограммных узлов и группу из ( n-i ) I счетчиков переходов, второй и третий Bxo-i Йы первого микропрограммного узла св заны соответственно со вторь1м и третьим .ЁM L-ЙI2MJL ggPgьIй и четвертьгй входи. каждоЪо микропрограммного узла св заны соответственно с первым и чегвертым входами блока, а п тый вход каждого микропрс граммного узла, кроме последнего, св зан с выходом соответствующего счетчика пере- ходов, выход каждого микропрограммного узла, кроме последнего, св зан с первым входом соответствующего счетчика перехо- ДОН и третьим входом следующего микропро граммного узла, второй вход каждого счет :Чика переходов св зан с первым входом 6nd ka, третий вход каждого счетчика переходов кроме последнего, св зан с выходом послевыходом дующего счетчика переходов, третий вход последнего счетчика переходов и п тый вход последнего микропрограммного узла св заны п тым входом блока. На чертеже приведена схема устройства, Оно содержит многоуровневые микропро граммные блоки 1, микропрограммные узлы 2, дешифратор управл ющих сигналов 3, счетчики 4, блок выборки микропрограмм 5, блок пам ти микропрограмм 6, счетчик пе реходов 7 и синхронизирующий блок 8, Каждый микpoпpoгpaм..ый узел 2 по х;троен по обычной схеме автомата Уилкса- Стринжера и содержит блок пам ти микро программ (матрицу внещних управл ющих . сигналов), регистр и дешифратор адреса i микрокоманд, матрицу внутренних микроопераций , матрицу переходов, формирующую ; адрес следующей микрокоманды, и схему запрета передачи адреса из матриц перехо дов в регистр адреса (на чертеже не пока4 эано). Организаци выборки микрокоманд ; из блока пам ти узла 2 выполнена по принципу свободной адресации, т.е. каждый раз При поступлении сигнала на вход возбужде ни узла 2 и выборке очередной микроко мандь с помощью матрицы переходов формируетс адрес следующей микрокоманд., j : Перед началом выборки очередной ропрограммы управл ющий импульс блока ; выборки микропрограмм 5 поступает на ) рходы блоков I и счетчика переходов Т йТ производитс начальна установка состо нш; JBCex узлов 2 и счетчиков 4 и 7. Одновре|менно запускаетс синхронизирующий блок 81 Начальна установка узлов 2 и счетч ков4 |.- выполн етс так, чтобы , поступа-i . ющие на счетные входы счетчиков переходов 4 нижнего уровн , вызывали бы обнуле ние счетчиков, переходов во всех уровт х. ; Сигнал обнулени на выходе счетчика 7 самого верхнего уровн воздейств} -т на вход блока выборки микропрограмм 5, В резуль4 тате на-его выходах по вл ютс коды, за- дакндие начальные адреса соответствующих | параллельных микропрограмм и число пере- ходов в счетчике 7 самого верхнего уров I н . Последующие тактовые импульсы вызывают передачу управлени с верхних на нижние уровн и обеспечивают выборку парал-г лельных микропрограмм. ; Допустим, что параллельна микропрог- ; рамма М нижнего уровн , индуцируема одним из узлов 2, состоит из последовательности управл ющих слов О.- .. ,а. ..-сг-При передаче управлени данной передаче управлени данной микропрограмме в регистр адреса соответствующего узла 2 вводитс с верхнего уровн адрес слова, а в счетчик переходов 4 записываетс число тп , соответствующее количеству управл ющих слов в параллельной микропрограмме М . Каж- i дый тактовый импульс возбуждает узлы 2 нижнего ( -го) уровн , а также подаетс на счетный вход ( счет-. чика 4 и уменьщает его содержимое на еди ницу. При этом на выходе соответствующего микропрограммного блока 1 по вл етс код очередной параллельной микрокоманды, т.е. код соответствующего данному блоку 1 раар дного ПОЛЯ микрокоманды (например, Лш и узлы 2 U -го уровн подготавливаютс к выдаче следующего а j { управл ю шего слова, т.е. выполн ют очередной щаг в микропрограмме. .: В данном случае последовательность из j m тактовых импульсов вызывает последо- вательное сшты.вание тп управл ощих слов тп -М так 17п обнуление .°i2.те содержимого соответствующего счетчика; переходов 4. В результате обнулени счетчика переходбв 4 на его выходе возникает; управл ющий импульс, который воздействует на вход узла соседнего верхнего уровн и : на счетный вход счетчика верхне; о уровн . По вл ющийс при этом на выходЪ узла 2 верхнего (тг-l)--ro уровн код поступает на вход соответствующего..узла 2 ti го : уровн и вход соответствующего счетожа переходов 4, т.е. выполн етс передача управлени следующей параллельной програк- -. ме. ,. ТГрименьние счетшка перел( /дл организации передачи управлени позвол ет использовать общие части вход щих, одна Б IThe purpose of the invention is to reduce the size of the firmware memory block. In the described device this is achieved by that. that it contains a group of multi-level microprogram blocks, the first input of each of which is connected to the first output of the microprogram sampling unit, the second input is connected to the output of the transition counter, the third input of each multi-level microsoftware program block is associated with the corresponding output of the micro sampling block outputs, the fourth input of the i – i zhch with the input of the device, the fifth input is connected with the output of the .1-on111: 1 next 14) block, the first output of the hcp is:: 1m with the secondary input of the Bxoi.oi group; n,. signals, groups; outputs. The KofofxSro is connected to the group, the device outputs, the first and second volons. The transitions controller is associated with the MO and the first and second outputs, respectively. Selection of microprograms,., the third input of the transition counter is associated with the second output of each multilevel firmware block. In addition, in the device, the multilevel microprogram block contains a group of jn microprogram nodes and a group of (ni) I transition counters, the second and third Bxo-i of the first microprogram node are associated with the second and third, respectively. EML_II2MJL ggPgIi and quarterly . each firmware node is connected respectively to the first and fourth inputs of the block, and the fifth input of each microscope node, except the last one, is connected to the output of the corresponding transition counter, the output of each firmware node, except the last one, is connected to the first input of the corresponding counter the transition of the DON and the third input of the next microprogramming node, the second input of each account: The junction of the transitions is connected with the first input 6nd ka, the third input of each transition counter except the last one is connected with the output after the exit after its transition counter, the third input of the last transition counter, and the fifth input of the last firmware node are connected by the fifth input of the unit. The drawing shows a diagram of the device. It contains multi-level microprogramming units 1, firmware nodes 2, a decoder of control signals 3, counters 4, a microprogram sampling unit 5, a microprogram memory block 6, a transition counter 7 and a synchronizing unit 8, Each microprogram. node 2 is x; it is triple in the usual scheme of the Wilks-Stringer automaton and contains a microprogram memory block (external control matrix of signals), register and decoder of microcommand i addresses, internal micro-operations matrix, transition matrix that generates; the address of the next microcommand, and the scheme for prohibiting the transfer of an address from the transition matrices to the address register (not shown in the drawing until 4 eano). Sampling of microinstructions; from the memory block of node 2 is made according to the principle of free addressing, i.e. each time When a signal arrives at the input of an exciter of node 2 and selects another microcommand, the address of the following microcommands is formed using the transition matrix. j: Before starting the selection of the next roprogram, the control pulse of the block; samples of microprograms 5 are fed to the inputs of blocks I and the transition counter TIT, the initial setup of the states is carried out; JBCex of nodes 2 and counters 4 and 7. Simultaneously, the synchronization unit 81 is started. Initial installation of nodes 2 and counting 4 | .- is performed in such a way that flow-i. The transitions to the counting inputs of transition counters 4 of the lower level would cause a reset of the counters, transitions in all levels x. ; The zeroing signal at the output of the counter 7 of the highest level of exposure} -t to the input of the microprogram sampling unit 5, as a result, codes appear at the outputs, and the initial addresses of the corresponding | parallel firmware and the number of transitions in the counter 7 of the highest level I n. Subsequent clock pulses cause control transfer from the upper to the lower levels and provide sampling of parallel microprograms. ; Assume that it is parallel to microprog-; Frame M of the lower level, induced by one of the nodes 2, consists of a sequence of O.- .. control words, a. ..- sg-When transferring control to this transfer of control to this firmware, the address of the corresponding node 2 is entered from the top level with the word address, and the number of control words corresponding to the number of control words in the parallel firmware M is written to the transition counter 4. Each clock pulse excites nodes 2 of the lower (th) level and is also fed to the counting input (counter 4 and reduces its contents by one. In this case, the next parallel code appears at the output of the corresponding microprogram unit 1 microcommands, i.e., a code of a microcommand corresponding to a given block 1 of the RARE FIELD (for example, LS and nodes of the U level are prepared for issuing the next a j {control word, i.e., the next step is performed in the microprogram. : In this case, a sequence of jm clock pulses It calls for sequential connection of control words of control words TP -M so 17p reset. ° i2.te contents of the corresponding counter; transitions 4. As a result of resetting the counter perebvvv 4 at its output occurs; a control impulse that affects the input node of the adjacent top level: upper counter; about level. Appearing at the output of node 2 of the upper (tg-l) - ro level code goes to the input of the corresponding node 2 ti th: level and input of the corresponding transition count 4, i.e. transfer of control to the next parallel program is carried out - -. me , The transfer counter (/ for organizing the transfer of control allows the use of common parts of the incoming, one B I

другую микропрО1- рамм и реализовать цик- : лические микропрограммы.. . .another microprogramme and implement cyclical microprograms ... .

Например, микропрограмму ; М{ .... . а j (тп-ТТТвхЬд сцую в микропрограмму можно выполнить, если при передаче управ леЕМЯ М J -и микропрограмме в счетчик переходов записать число ( т «. l). Дл обеспечени дишшческой многократной выборки микропрограммы М необходимо замкнуть в цикл микропрограмму М j , т.е. в адресной части слова j-yj, указать адрес ми1&ропрограммы; М j , а при передаче управчлени в счетчик переходов записать число, / равное длине цилиндрической микропрограь мы. Если оно ран-но, допустим, 3 п . то i микропрограмма повторитс три раза. Разветвлени в микропрограмме в описьг- ваемом устройстве реализуютс путем одно временного выполнени разветвлений в каждом из многоуровневых автоматов. Развет- влени выполн ютс в каждом из узлов 2 : при наличии контрольных сигналов на входе устройства. Во врем выполнени разветвлени контрольные сигналы на-входах узлов 2 мен ют пор док следовани микрокоманд в микропрограммах, вырабатываемых узлами 2. Следовательно, сокращаетс объем пам ти ;у1икропрограмм. ормула изобретени 1, Устройство микропрограммного упраалени , содержащее блок выборки микропрограмм , счетчик переходов, блок пам ти „микропрограмм, синхронизирующий блок, дешифратор управл ющих сигналов, выход блока г:. микропрограмм св зан с первым входом Злока выборки микропрограмм, а выходFor example, firmware; M {..... a j (tp-TTTVhBd ssuyu can be executed in the microprogram if the transfer of the control to the M j and the microprogram enters the transition counter into the number (t ". l). To ensure the microscopic multiple sampling of the microprogram M, it is necessary to close the cycle M Ie in the address part of the word j-yj, specify the address mi1 & ro programs; M j, and when transferring control to the junction counter, write a number / equal to the length of the cylindrical microprogramme. If it is early, say, 3 p. The firmware is repeated three times. Branching in the firmware in The written device is implemented by simultaneously performing branching in each of the multi-level machines. Branching is performed in each of the nodes 2: when there are control signals at the device input. During the branching, the control signals at the inputs of the nodes 2 change the order the following microinstructions in the microprograms produced by the nodes 2. Consequently, the memory size is reduced; the software of the invention 1, the microprogram control device containing the microprogram sampling unit transition point, microprogram memory block, synchronization block, control decoder, output of g: block. the firmware is connected to the first input of the firmware sampler, and the output

;счетчика переходов - со вторым его входом, 40оледнего, св зан с выходом последующего; the conversion counter is with its second entry, 40-minute, associated with the output of the subsequent

}отличающе-ес тем, что, с цельюсчетчика переходов, третий входпоследнего} is distinguished by the fact that, for the purpose of the conversion counter, the third input of the last

сокращени объема (блока пам ти микропро-,счетчика переходов и п тый вход последне-volume reduction (microprobe memory unit, conversion counter, and the fifth input of the last

грамм, устройство содержит групп много-го микропрограммного узла св заны с п уровневых микропрогра,мных блоков., пррвый лgrams, the device contains groups of a multi-microprogram unit connected to n level microprograms, personal units., right

вход каншого из которых СРЯЗУИ с ииошлм выходом блока выборки MiiKponporiwiru.i, ji-j рой вход св зан с выходом счетчика fiepexi дов , третий вход каждого многоуровневогоthe input of which is the DIRT with the output of the sampling unit MiiKponporiwiru.i, ji-j swarm input is connected with the output of the counter fiepexi dv, the third input of each multilevel

тым входом блока. микропрограммного блока св зан с соответ ствующим выходом группы выходов блока выборки микропрограмм четвертый вход св зан со входом устройства, п тый вход с выходом синхронизирующего блока, nep-i Ый выход св зан с соответствующим входом группы входов дешифратора управл ющих лов, группа выходов которого подключена к rpyii пе выходов у тройства первый и второй вх.о. ды счетчика переходов св заны соответст- , .венно с первым и вторым выходами блока выборки микропрограмм, третий вход счетчика переходов св зан со вторым выходом j Каждого многоуровневого микропрограммного блока. I 2. Устройство по п. 1, отличающеес , что многоурозневый г шкро- программный блок содержит группу из п микропрограммных узлов и группу из (-П-l) счетчиков переходов, второй и третий первого, микропрограммного узла св заны соответственно со вторым и третьим входами , блока, первый и четвертый входы каждого микропрограммного узла св заны cooiветственно с первым и четвертым входами блока, а п тый вход каждого микропрограммного узла, кроме последнего, св зан с вы- ХОДОМ) соответствующего счетчика переходов, выход каждого микропрограммного узла, кро ме последнего, св зан с первым входом соответствующего счетчика переходов и третьим входом следующего микропрограммного узла, второй вход каждого Счетчика переходов с в зан с первым входом блока, третий вход каждого счетчика переходов, кроме поth input block. microprogram block is connected to the corresponding output of the group of outputs of the micro sampling block; the fourth input is connected to the input of the device, the fifth input is from the output of the synchronization block, nep-i; The left output is connected to the corresponding input of the group of inputs of the decoder of control loops, the output group of which is connected to rpyii ne exits from the first and second inlets The transition counter's bindings are associated, respectively, with the first and second outputs of the microprogram sampling block, the third transition counter input is connected with the second output j of each multi-level microprogram block. I 2. The device according to claim 1, characterized in that the multi-day g program module block contains a group of n microprogram nodes and a group of (-P-l) transition counters, the second and third first, and the microprogram node are associated with the second and third the inputs, the block, the first and the fourth inputs of each firmware node are associated cooo with the first and fourth inputs of the block, and the fifth input of each firmware node, except the last one, is connected to the VOD) of the corresponding conversion counter, the output of each firmware node, po IU latter is coupled to a first input of the corresponding counter transitions and the third input of the next firmware node, a second input of each counter in transitions coupled to the first input unit, third input transitions of each counter except for