SU903875A1

SU903875A1 - Digital integrator

Info

Publication number: SU903875A1
Application number: SU792850994A
Authority: SU
Inventors: Михаил Сергеевич Сивашев
Original assignee: Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date: 1979-12-14
Filing date: 1979-12-14
Publication date: 1982-02-07

Description

(54) ЦИФРОВОЙ ИНТЕГРАТОР(54) DIGITAL INTEGRATOR

Изобретение относитс к вычислитель ной технике и может быть использовано в качестве решающего блока цифровых интегрирующих машин или специализированных вычислителей интегрирующего типе.The invention relates to computing technology and can be used as a decision block of digital integrating machines or specialized calculators of integrating type.

Известен цифровой интегратор, содержаший устройство формировани и хранени входных приращений, первый сумма- тор, регистр подынтегральной функции, схему умножени , второй сумматор, регистр остатков, схему ИЛИ, дополнительный сдвиговый регистр, три схемы ИШ .A digital integrator is known that contains a device for forming and storing input increments, a first summator, a register of integrand function, a multiplication circuit, a second adder, a register of residuals, an OR circuit, an additional shift register, three ISh schemes.

Недостатком данного интегратора вл етс погрешность, возникающа вследствие квантовани переменных.The disadvantage of this integrator is the error resulting from the quantization of variables.

чh

Наиболее близким по технической сущности к предлагаемому вл етс устройство , содержащее регистр и сумматор подынтегральной функции, блок умножени , сумматор и регистр остатка интеграла, стохастический переключатель, входной и выходной блоки The closest in technical essence to the present invention is a device comprising a register and adder of the integrand function, a multiplication unit, an adder and the integral remainder register, a stochastic switch, and input and output units.

Недостатком данного устройства вл -; етс погрешность, линейно возрастаклда i с ростом переменной интегрировашГ .The disadvantage of this device is ow -; The error is linearly increasing with the growth of the integrable variable.

Цель изобретени - повышение ;точности вычислени интеграла.The purpose of the invention is to increase the accuracy of the integral calculation.

Поставленна цель достигаетс тем, что в интегратор, содержащий первый регистр и первый сумматор, первый вход которого соединен с входом приращений подынтегральной функции интегратора, The goal is achieved by the fact that the integrator containing the first register and the first adder, the first input of which is connected to the input of the increments of the integrator integrand function,

10 выход - с первым входом первого блока умножени и входом первого регистра, второй вход первого блока умножени соединен с входом приращений переменной интегратора, а выход соединен с первым 10 output - with the first input of the first multiplication unit and the input of the first register, the second input of the first multiplication unit is connected to the increment input of the variable integrator, and the output is connected to the first

15 входом второго сумматора, выход которого соединен с первым входом первого элемента И, выход которого вл етс выходом интегратора, выход первого регистра соединен со вторым входом первого 15 the input of the second adder, the output of which is connected to the first input of the first element AND, the output of which is the integrator output, the output of the first register connected to the second input of the first

20 сумматора, выход второго сумматора ;соединен со входом второго регистра, выходы младших разр дов которого соединены со вторым входом второго сумматора и 3903 образуют второй выход интегратора, ход старшего разр да второго регистра подключен к второму входу первого элеменга И, введены второй и третий блоки умножени , третий и четвертый сумматоры , третий и четвертый регистры-, второй й третий элементы И, причем, входы вто| )ого блока умножени соединены с входом приращений переменной интегрировани И первым входом остатка интегратора. соответственно, выход второго блока умножени соединен с первым вчопом третьего сумматора, выход которого соединен с первым входом второго г.цэмента И и входом третьего регистра, выходы младших разр дов которого соединеш с вторым входом третьего сумматора, а выход старшего разр да со вторым входом второго элемента И, выход которого подключен к третьему входу второго сумматора , входы третьего блока умножени соединены с входом приращений подынтегральной функции интегратора и вторым входом остатка интегратора, выход третьвго блока умножени соединен с первым Ьходом четвертого сумма тор а,, выход которого соединен с первым входом третьего элемента И и входом четвертого регистра , выходы младшта разр дов которой го соединены с вторым входом четвертого сумматора, выход третьего элемента И соединен с четвертым входом второго сумматора, выход старшего разр да четвертого регистра соединен со вторым входом третьего элемента И. Блок-схема цифрового интегратора представлена на чертеже. Интегратор содержит первый сумматор 1 и первый регистр 2 подынтегральной функции, вход 3 приращени подынтегральной функции, первый блок умножени 4, вход 5 приращений переменной, второй сумматор 6 и второй регистр 7 остатка интеграла, первый элемент И 8, выход приращений интеграла 9, вход 10 остатка интеграла, предыдущего интегратора по цепи подынтегральной функции, соединенный с вторым блоком умножени 11, третий сумматор 12 . и третий регистр 13, второй эеэлемент . И 14, вход 15 остатка интеграла предыдущего интегратора (по цепи переменной интегрирова11ИЯ ), соединенный с третьим блоком умножени 16, четвертый сумматор 17, и четвертый регистр 18, третий элемент И 19 и выход 20 остатка интеграла дл 20 adder, the output of the second adder; connected to the input of the second register, the outputs of the lower bits of which are connected to the second input of the second adder and 3903 form the second output of the integrator, the course of the senior bit of the second register is connected to the second input of the first element And, the second and third blocks are entered multiply, the third and fourth adders, the third and fourth registers, the second and third elements And, moreover, the inputs are second | a) the multiplication block is connected to the input of the increments of the variable integration And the first input of the integrator residual. accordingly, the output of the second multiplication unit is connected to the first one of the third adder, the output of which is connected to the first input of the second city And and the third register input, the low-order outputs of which are connected to the second input of the third adder, and the higher-order output to the second input of the second element I, the output of which is connected to the third input of the second adder, the inputs of the third multiplication unit are connected to the input of the increments of the integrator integrand function and the second input of the integrator residual, the output of the third block y The legs are connected to the first input of the fourth sum of the torus, the output of which is connected to the first input of the third element I and the input of the fourth register, the outputs of which lower bit are connected to the second input of the fourth adder, the output of the third element I connected to the fourth input of the second adder, output the older bit of the fourth register is connected to the second input of the third element I. The block diagram of the digital integrator is shown in the drawing. The integrator contains the first adder 1 and the first register 2 of the integrand, the input 3 increments of the integrand, the first multiplication unit 4, the input 5 variable increments, the second adder 6 and the second register 7 of the integral residue, the first element And 8, the output of the integral increments 9, input 10 the remainder of the integral, the previous integrator along the integrand circuit, connected to the second multiplication unit 11, the third adder 12. and the third register 13, the second element. And 14, the input 15 of the remainder of the integral of the previous integrator (along the variable variable circuit), connected to the third multiplication unit 16, the fourth adder 17, and the fourth register 18, the third element And 19 and the output 20 of the integral residue for

послЬдующих интеграторов.next integrators.

Интегратор работает следующим образом .The integrator works as follows.

Claims

It is connected to the first input of the first element I, the output of which is the first output of the integrator, the output of pen 54 The increments of the integrand function arrive at input 3 and, using adder 1, form in register 2 the values of the integrand. The latter are fed into multiplication unit 4, multiplied by the increment of the variable integration, the products obtained are copied using adder 6 in register 7 and represent the values of the integral, but without taking into account the effect of quantization. Element And 8 monitors the overflow of register 7 and generates the output of the integrator for the integral of the integral. Input 10 receives residual values. integrand function from previous integrator. They are multiplied in block 11 by the increments of the variable integration, g obtained results are accumulated in register 13 by means of the adder 12. Register 13 overflows are controlled by the second element 14, at the output of which the amount of overflow is formed. Similarly, at input 15, the value of the remainder of the variable of integration is received, due to block 16. Adder 17 and register 18, at the output of the third element And 19, the value of overfill is generated. The outputs of elements 14 and 19 are connected to the inputs of the adder 6. At the same time, in the register of the remainder of the integral 7, the value of the remainder is accumulated. The use of new adders, registers, and multipliers leads to compensation for quantization errors and, consequently, to an increase in the accuracy of the integral. Such integrators will allow for an order of magnitude and more to improve the accuracy of integrating machines and simplify the issues of error estimates. Formula of the Invention A digital integrator containing the first register and the first adder, the first INPUT of which is connected to the increment input of the integrator integrand function, the output to the first input of the first output unit and the first register input, is connected to the input increments of the variable integrator, and the output is connected to the first input of the second adder, the output of which register is connected to the second input of the first adder, the output of the second adder is connected to the input of the second register, the outputs are younger x bits of which are connected to the second input of the second adder and form the second integrator output, the higher bit output of the second register is connected to the second input of the first element AND, characterized in that, in order to improve the accuracy, the second and third multiplication blocks are introduced, the third and the fourth adders, the third and fourth registers, the second and third elements AND, moreover, the inputs of the second multiplication unit are connected to the input of the increments of the integration variable and the first input of the integrator residual, respectively, the output of the second block multiply is connected to the first input of the third adder, the output of which is connected to the first input of the second element AND and the input of the third register, the outputs of the lower bit are connected to the second input of the third adder, and the output of the higher digit with the second input of the second el. whose output is connected to the third input of the second adder, the inputs of the third multiplication unit are connected to the increment input of the integrator integrand function in the second input of the integrator residual, the output of the third multiplication unit is connected to the first input of the fourth adder, the output of which is connected to the first input of the third element I and the input of the fourth register, the outputs of the least significant bits of which are connected to the second input of the fourth adder, the output of the third element I is connected to the fourth input of the second sum of the matrix, the output of the higher digit of the fourth register is connected to the second the input of the third element and. Sources of information taken into account in the examination 1. Copyright certificate № 418864, cl. & 06 F 15/34, 1976.

2. Copyright certificate. USSR № 357570, cl. G06 F 15/34, 1974 (prototype).