SU676986A1

SU676986A1 - Digital function generator

Info

Publication number: SU676986A1
Application number: SU782583309A
Authority: SU
Inventors: Владислав Дмитриевич Циделко; Юрий Викторович Хохлов
Original assignee: Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date: 1978-02-22
Filing date: 1978-02-22
Publication date: 1979-07-30

Description

1 .one .

Изобретение относитс к области автоматики и вычислительной техники и может быть использовано при построении цифровых вычислительных машин, специализированных йычислителей и микрокалькул торов .The invention relates to the field of automation and computer technology and can be used in the construction of digital computers, specialized calculators and microcalculators.

Известен цифровой функциональный преобразователь 1, содержащий группу одноразр днь1Х сумматоров, элементы И, НЕ. Его недостатком вл етс большой объем аппаратурных затрат, суш ественно возрастаюш ,ий с повышением требуемой точности преобразований.Known digital functional Converter 1 containing a group of one-bit 1x adders, the elements AND, NOT. Its disadvantage is the large amount of hardware costs, which increase significantly, with an increase in the required accuracy of conversions.

Наиболее близким техническим решением к изобретению вл етс цифровой функциональный преобразователь 2, содержащий блок пам ти, сумматор, регистр сдвига функции и блок умножени .The closest technical solution to the invention is a digital function converter 2 comprising a memory block, an adder, a function shift register and a multiplication unit.

Недостатком известного цифрового функционального преобразовател вл етс сложность и малое быстродействие.A disadvantage of the known digital functional converter is the complexity and low speed.

Целью изобретени вл етс упрощение и повышение быстродействи цифрового функционального преобразовател .The aim of the invention is to simplify and increase the speed of the digital functional converter.

Поставленна цель достигаетс тем, что цифровой функциональный преобразователь , содержащий блок пам ти, сумматор, регистр сдвига функции, блок управлени , причем выход блока пам ти подключен к первому входу сумматора, выход которогоThe goal is achieved by the fact that a digital functional converter containing a memory unit, an adder, a shift register function, a control unit, the output of the memory unit is connected to the first input of the adder, the output of which

подключен ко входу регистра сдвига функции , управл ющий вход сумматора и управл ющий вход регистра сдвига функции подключены соответственно к первому и второму выходу блока управлени , содерлшт регистр сдвига аргумента, реверсивный счетчик и блок формировани дополнительного кода, причем выход регистра сдвига аргумента подключен к первому входу блока управлени , к адресному входу блока пам ти и через блок формировани дополнительного кода ко второму входу сумматора , выход реверсивного счетчика подключен ко второму входу блока управлени , третий и четвертый выходы которого подключены соответственно к управл ющему входу регистра сдвига аргумента и к управл ющему входу реверсивного счетчика .connected to the input of the shift register function, the control input of the adder and the control input of the shift register function connected respectively to the first and second output of the control unit, containing the shift register argument, reversible counter and the additional code generation unit, the output of the shift register argument connected to the first input control unit, to the address input of the memory unit and through the unit for generating an additional code to the second input of the adder, the output of the reversible counter is connected to the second input of the block y The controls, the third and fourth outputs of which are connected respectively to the control input of the shift register of the argument and to the control input of the reversible counter.

Функциональна схема цифрового функционального преобразовател представлена на фиг. 1; на фиг. 2 - график, иллюстрирующий способ преобразовани по закону у 1/х.The functional diagram of the digital functional converter is shown in FIG. one; in fig. 2 is a graph illustrating the method of conversion according to the law y 1 / x.

Функциональный преобразователь содержит регистр сдвига аргумента 1, блок управлени 2, реверсивный счетчик 3, блок формировани дополнительного кода 4, сумматор 5, блок пам ти 6, регистр сдвигаThe functional converter contains the shift register of the argument 1, the control unit 2, the reversible counter 3, the additional code 4 generating unit, the adder 5, the memory block 6, the shift register

функции 7.functions 7.

Функциональное преобразование осуществл етс в соответствии с выражениемThe functional transformation is performed in accordance with the expression

у(х ) УпХ(х)(х),y (x) ynx (x) (x),

где г/п - кусочно-линейна аппроксимаци ; Ау - корректирующа функци (фиг,. 2).where g / n is a piecewise linear approximation; Ay - corrective function (Fig. 2).

В интервале значение линейной функции УН определ етс как дополнение до единицы от величины - d (л:-1), где - коэффициент участка аппроксимации . Множитель (х-1) Представл ет собой дробную часть числа х (мантисса входного кода NX), а дл умножени на коэффициент - /Ci l/2 достаточно сдвинуть дробнзю часть на один разр д вправо (дл этого достаточно приписать соответствующий вес разр дам мантиссы , поступающим на вход блока 4). Значение г/п формируетс на выходе блока формировани дополнительного кода 4, причем в качестве дополнительного кода с погрешностью, не превышающей единицу младшего разр да, можно использовать инверсный код. Корректирующа функци в интервале задаетс блоком пам ти 6 по соответствующим значени м мантиссы аргумента. Значение функции у формируетс на выходе сумматора 5.In the interval, the value of the linear function of the CN is defined as the addition to one of the value — d (l: -1), where is the coefficient of the approximation segment. The multiplier (x-1) is the fractional part of the number x (the mantissa of the input code NX), and to multiply by the factor - / Ci l / 2 it is enough to shift the fractional part by one bit to the right (to do this, it is sufficient to assign the corresponding weight arriving at the input of the block 4). The value of g / n is formed at the output of the additional code 4 generating unit, and inverse code can be used as an additional code with an error not exceeding the low-order unit. The correction function in the interval is specified by memory block 6 with the corresponding values of the argument mantissa. The value of the function y is generated at the output of the adder 5.

При значени х аргумента за пределами интервала осуществл етс его предварительна нормализаци в регистре 1 посредством р да последовательных сдвигов , число которых подсчитываетс реверсивным счетчиком 3. Далее вычисл етс значение функции дл нормализованного аргумента способом, описанным выше. Результат вычислени на сумматоре 5 нормализуетс в направлении, которое совпадает с направлением нормализации аргумента, причем число сдвигов в регистре функции 7 определ етс содержимым счетчика 3 и равно числу сдвигов в регистре аргумента 1.For argument values outside the interval, it is pre-normalized in register 1 by means of a series of consecutive shifts, the number of which is counted by a reversible counter 3. Next, the function value for the normalized argument is calculated in the manner described above. The result of the calculation on adder 5 is normalized in the direction that coincides with the direction of normalization of the argument, with the number of shifts in the register of function 7 being determined by the contents of counter 3 and equal to the number of shifts in the register of argument 1.

Достоинством предлагаемого преобразовател вл етс сочетание простоты, малых аппаратурных затрат при высокой точности и быстродействии.The advantage of the proposed converter is a combination of simplicity, low hardware costs with high accuracy and speed.

Увеличение быстродействи по сравнению с известным преобразователем обеспечиваетс благодар исключению операции умножени , а дл получени результата необходимо произвести всего одну операцию сложени (вычитани ) и несколько операций сдвига.An increase in speed compared to a known transducer is provided by eliminating the multiplication operation, and to get the result, it is necessary to perform only one addition (subtraction) operation and several shift operations.

В то же врем в известном преобразователе операции сложени и умножени должны выполн тьс на каждом шаге интеграции , число которых зависит от области изменени входной величины, причем каждому шагу должно соответствовать определенное число операций сдвига.At the same time, in the known converter, the operations of addition and multiplication must be performed at each integration step, the number of which depends on the region of change of the input quantity, and each step must correspond to a certain number of shift operations.

..

Claims

1. USSR author's certificate number 546881, cl. G 06 F 7/38, 1974.

2. US patent number 3828175, cl. 235-164, 1974.

0i. /

0007.0000

/ L

00 th 00

I

fput.i