Claims (2)
Полупосто нное запоминающее устройство содержит триггер 1 записи, формирователь 2 импульсов запуска, дешифратор 3, формирователи k, 5 токов записи (положительной и отрицательной пол рности), накопитель 6, блок 7 разр дных формирователей, первый и второй дифференцирующие элементы 8 и 9, первый и второй формирователи импульсов 10 и 11, первый 5 и второй счетчики импульсов 12 и 13 триггеры 14, 15 запуска, блок 16 сравнени , третий формирователь 17 импульсов, блок 18 задержки, первый элемент 19 И, второй элемент 20 И, третий элемент 21 И, первый элемент 22 ИЛИ, второй элемент 23 ИЛИ, третий элемент 24 ИЛИ. В режиме считывани работа предложенного полупосто нного запоминающего устройства ничем не отличаетс от работы извесгного. По сигналу Запуск срабатывает по выбранному адресу один из формирователей токов записи, на выходных разр дных шинах считывани -записи по вл ютс сигналы 1 и О, которые усиливают с , формируютс усилител ми воспроизведени и передаютс в другие устройства ЦВМ. В режиме записи новой информации работа предложенного полупосто нного запоминающего устройства существенно отличаетс от работы известного. Работа начинаетс с поступлени из дру гих устройств ЦВМ на кодовую шину си нала Установка О, который подготав ливает к работе все блоки полупосто ного запоминающего устройства, устанавлива их в исходное состо ние, при этом триггер 1 записи и триггеры 14, 15 устанавливаютс в О. Пос ле этого из внешних устройств поступает на кодовую шину сигнал Запуск ,л 7который через первый элемент 19 И пр к отсутствии запрещающего сигнала с формировател 17 устанавливает в 1 триггер 1 записи, а также запускает формирователь 2. Этот блок по сигнал Запуск вырабатывает пачку запускаю щих импульсов, длина которых определ етс триггером 1 записи. Пачка запускающих импульсов поступает на дешифратор 3, в котором определ«отс адреса выбранных формирователей 4, 5 токов записи положительной и отрицательной пол рности, возбуждаемых по очереди через первый и втооой эле менты 22 и 23 ИЛИ. В результате по выбранной адресной шине накопител 6 протекает ток записи состо щий из двупол рных (положительных и отрицательных ) импульсов. Одновременно от тоиггера 1 з писи через третий элемент 24 ИЛИ возбуждаютс разр дные формирователи 7, которые создают в разр дных шинах записи-считывани накопител 6 длинные импульсы разр дH ного тока, охватывающие всю пачку импульсов тока записи. Протекание токов записи положительной и отрицательной пол оности Фиксируетс первым и втопым дифференцирующими элементами 8 и 9, сигналы с которых преобразуютс вторым и третьим йюрмировател ми 11 и 17 и поступают на входы первого и второго счетчиков 12 и 13 и триггеры 14 и 15 запуска. Количество протекающих импульсов тока положительной и отрицательной пол рности подсчитываетс первым и вторым счетчиком 12 и 13 и сравниваетс на б оке 16 сравнени . В случае неодинакового количества поступивших ИМПУЛЬСОВ (причем сравнение может вестись и после поступлени каждой пары импульсов ) в блоке 16 сравнени на блок 10 подаетс сигнал управлени . По этому сигналу и по сигналу с блока 18 задержки блок 10 вырабатывает импульс дополнительного опроса формировател 4 и 5 тока записи положительной или отрицательной пол рности. Какой именно формирювательдолжен сработать определ етс триггерами 14 и 15, которые выдают разрешающий потенциал на второй или третий элемент 20 или 21 И в зависимости от того, какой импульс пропущен. Запускающий дополнительный импульс опроса проходит на формирователи 4 или 5 через элемент 22 или 23 ИЛИ. При этом запуск формирователей от основной пачки импульсов задеоживаетс на один такт.. Дл уве1 чени длительности импульсов разр дного тока записи в случае по влени дополнительных сигналов опроса формирователь 10 формирует дополнительный сигнал, который подаетс на разр дные формирователи 7 через третий элемент 24 ИЛИ. Выделение сигналов, отсутстви одного или нескольких импульсов в пачке импульсов тока опроса может быть использовано также дл фиксации и срабатывани схем контрол и предупреждени о по влении помех в блоках полупосто нного запоминающего устройТаким образом, в режиме записи инормации любое пропадание одного из мпульсов в пачке из-за помех, ложых срабатываний или каких-либо других причин фиксируетс в предлагаеом полупосто нном запоминающем уст ойстве и вызывает срабатывание треть90 его формировател импульсов, который сразу восполн ет пропущенный импульс Все это позвол ет исключить недозапись информации и ее искажение в режиме записи. Использование предлагаемого полупосто нного запоминающего устройства позвол ет существенно повысить надежность записи информации, выгодно отличает его от известных устройств, так как люба , искажение или пропадание сигналов не привод т к ис кажению записываемой информации или к ее полной потеое. Все это значительно оасшир ет сфеоы поименени полупосто нных запоминающих устройст Формула изобретени Полупосто нное запоминающее устройство , содержащее триггер записи, первый вход которого подключен к кодовой шине Установка О, а первый выход - к первому входу формировател импульсов запуска, выход которого подключен к входам дешифратора, формирователи тока записи и блок разр дных формирователей, выходы которых соединены с соответствующими вхо пами накопител , отличающее с тем, что, с целью повышени надежности устройства, в него введены дифференцирующие элементы, формирователи импульсов, триггеры запуска счетчики импульсов, блок задержки, блок сравнени . элементы ИЛИ элементы И, причем входы первого элемен та И подключены соответственно к кодовой шине Запуск и первому выходу первого формировател импульсов.вто рой выход которого соединен с первым входами второго и третьего элементов И, третий выход - с первым входом первого элемента ИЛИ, а первый и второй входы первого формировател импульсов соединены соответственно с выходом блока сравнени и выходом блока задержки, вход которого подключен к первому входу формировател импульсов запуска, второй вход которого подключен к выходу первого элемента И и второму входу триггера записи , второй выход которого соединен с вторым входом первого элемента ИЛИ, выход которого подключен к входу блока разр дных формирователей, вторые входы второго и третьего элементов И подключены соответственно к выходам первого и второго триггеров запуска, первые входы которых подключены к первому входу триггера зaпиcиJ вторые входы триггеров запуска и входы счетчиков импульсов подключены к выходам второго и третьего формирователей импульсов, входы которых соединены с выходами соответственно первого и второго дифференцирующих элементов, входы которых соединены с выходами соответственно первого и второго формирователей токов записи и соответствующими входами накопител , выходы первого и второго формирователей токов записи подк/тчены соответственно к выходам второго и третьего элементов H/Wj пеовые входы которых соединены с выходами второго и третьего элементов И, вторые входы второго и третьего элементов ИЛИ соединены с выходами дешифратора, выходы счетчиков импульсов подключены к входам блока сравнени . Источники информации. прин тые во внимание при экспертизе 1.Петерсон М.Д. Бортова пам ть на элементе микробиакс со считыванием без (}азрушени информации. Перевод 1Р2«33, МРП, 1966. The half-empty memory device contains a trigger 1 record, a driver 2 start pulses, a decoder 3, drivers k, 5 write currents (positive and negative polarity), drive 6, block 7 discharge drivers, first and second differentiating elements 8 and 9, the first and the second pulse shaper 10 and 11, the first 5 and the second pulse counters 12 and 13 trigger triggers 14, 15, the comparison unit 16, the third pulse shaper 17, the delay block 18, the first element 19 And, the second element 20 And, the third element 21 And , first element 22 OR, Tue OR swarm member 23, third member 24, OR. In the read mode, the operation of the proposed semi-permanent storage device is no different from that of izvesgny. The Start signal triggers at a selected address one of the write current drivers, on the output bit read-write buses, signals 1 and O appear, which amplify c, are generated by the reproduction amplifiers and transmitted to other digital computers. In the mode of recording new information, the operation of the proposed semi-permanent storage device is significantly different from the work of the known one. The operation begins with the input from other devices of the digital computer to the code bus of the Seal O installation, which prepares all blocks of the semi-permanent storage device for operation, sets them to their initial state, while the trigger 1 of the record and the triggers 14, 15 are set to O. After this, the Start signal from the external device arrives on the code bus, which through the first element 19, etc., to the absence of a inhibit signal from the driver 17, sets 1 trigger 1 record, and also starts the driver 2. This unit triggers It produces a burst of triggering pulses, the length of which is determined by the trigger 1 record. A packet of trigger pulses goes to the decoder 3, in which the “address of the selected shapers 4, 5 positive and negative polarity recording currents, which are excited in turn through the first and second elements 22 and 23 OR, is determined. As a result, a write current consisting of bipolar (positive and negative) pulses flows through the selected address bus of accumulator 6. At the same time, from the Toigger 1 record, through the third element 24 OR, bit drivers 7 are excited, which create long discharge current pulses in the discharge write-read buses of drive 6 covering the entire packet of write current pulses. The flow of positive and negative positive recording currents is recorded by the first and second differential elements 8 and 9, the signals from which are converted by the second and third yurm meters 11 and 17 and fed to the inputs of the first and second counters 12 and 13 and trigger 14 and 15. The number of flowing pulses of current of positive and negative polarity is counted by the first and second counters 12 and 13 and is compared on a sixteen comparison. In the case of an unequal number of incoming pulses (and the comparison can be carried out after the receipt of each pair of pulses) in block 16 of comparison, block 10 is given a control signal. According to this signal and the signal from the delay unit 18, the unit 10 generates a pulse of additional polling of the imaging unit 4 and 5 of the recording current of positive or negative polarity. Which actuator should be triggered is determined by the triggers 14 and 15, which give the permissive potential to the second or third element 20 or 21, and depending on which pulse is passed. The triggering additional polling pulse passes to the formers 4 or 5 through element 22 or 23 OR. In this case, the starting of the drivers from the main pulse train is activated for one cycle. To increase the duration of the pulses of the discharge current of the recording, in the event of the appearance of additional polling signals, the driver 10 generates an additional signal that is sent to the discharge drivers 7 through the third element 24 OR. Selection of signals, the absence of one or several pulses in a burst of polling current pulses can also be used for fixing and triggering control circuits and warning about the occurrence of interference in blocks of a semi-permanent storage device. Thus, in the information recording mode, any loss of one of the pulses in the burst for interference, false positives or any other reasons, is fixed in the proposed semi-permanent memory device and causes the third 90 of its pulse conditioner to trigger, which immediately full pulse is missed This avoids nedozapis information and distortion in the recording mode. The use of the proposed semi-permanent storage device allows to significantly increase the reliability of recording information, distinguishes it from known devices, since any distortion or loss of signals does not lead to distortion of the recorded information or to its complete sweat. All of this greatly enhances the namespace of semi-permanent memory devices. Formula of the invention A semi-permanent memory device containing a recording trigger, the first input of which is connected to the code bus, the O setting, and the first output - to the first input of the trigger pulse generator, the output of which is connected to the decoder inputs, write current drivers and a bit driver unit, the outputs of which are connected to the corresponding inputs of the drive, characterized in that, in order to increase the reliability of the device, about introduced differentiating elements, pulse shapers, triggers start pulse counters, delay unit, the comparison unit. elements OR elements AND, and the inputs of the first element AND are connected respectively to the code bus Start and the first output of the first pulse shaper. The second output of which is connected to the first inputs of the second and third elements AND, the third output - to the first input of the first element OR, and the first and the second inputs of the first pulse generator are connected respectively to the output of the comparison unit and the output of the delay unit, the input of which is connected to the first input of the starting pulse generator, the second input of which is connected to the output of the first The second element And the second input of the recording trigger, the second output of which is connected to the second input of the first element OR, the output of which is connected to the input of the block of shaper drivers, the second inputs of the second and third elements AND are connected respectively to the outputs of the first and second trigger triggers, the first inputs of which connected to the first input of the recording trigger; second inputs of the start triggers and inputs of the pulse counters are connected to the outputs of the second and third pulse shapers, the inputs of which are connected to the outputs of the respective About the first and second differentiating elements, the inputs of which are connected to the outputs of the first and second recording current drivers and the corresponding drive inputs, the outputs of the first and second recording current drivers, respectively, are connected to the outputs of the second and third H / Wj elements the second and third elements And, the second inputs of the second and third elements OR are connected to the outputs of the decoder, the outputs of the pulse counters are connected to the inputs of the comparison unit. Information sources. taken into account in the examination 1. Peterson MD The on-board memory on the microbiax element with reading without (} destruction of information. Translation 1P2 "33, MCI, 1966.
2.Иванов A.M. и др. Вопросы построени магнитно-электрических сменных блоков ППЗУ с электрической записью информации на ферритовых линейках . Тезисы докладов конф. 39-76, Тбилиси, 1976 (прототип).2. Ivanov A.M. and others. Issues of building magneto-electric interchangeable blocks of EPROM with electrical recording of information on ferrite lines. Abstracts conf. 39-76, Tbilisi, 1976 (prototype).