SU765875A1

SU765875A1 - Semipermanent storage

Info

Publication number: SU765875A1
Application number: SU782665226A
Authority: SU
Inventors: Александр Дмитриевич Жучков; Александр Михайлович Иванов; Владислав Иванович Косов; Валерий Иванович Монахов; Анатолий Иванович Савельев
Original assignee: Предприятие П/Я Г-4677
Priority date: 1978-09-18
Filing date: 1978-09-18
Publication date: 1980-09-23

Description

1one

Изобретение относитс к вычислительной техник и предназначено дл использовани в устройствах пам ти цифровых вычислительных машин.The invention relates to computing techniques and is intended for use in memory devices of digital computers.

Известны полупосто нные запоминающие устройства с электрической записью информации , позвол юахие производить многократное быстродействующее считывание информации без ее разрушени и перезапись с достаточно высокой скоростью. Такие полупосто нные запоминающие устройства используютс как в качестве самосто тельных устройств дл хранени редкоизмен емой информации, так и в качестве вспомогательного оборудовани при отладке программ с последующей записью отлаженных программ в ПЗУ {I, (2). Полупосто нные запоминающие устройства подобного типа обладают высокой скоростью процесса считывани , поскольку изменение индукции носит обратимый характер, малыми потер ми и малым саморазогревом элементов при считывании , малым сигналом считывани и более сложной по сравнению с обычными сердечниками технологией изготовлени запоминающих элементов.Permanently stored memory devices with electrical information recording are known, allowing Yuahie to perform multiple high-speed reading of information without destroying it and rewriting at a sufficiently high speed. Such semi-permanent memory devices are used both as independent devices for storing rarely changed information and as ancillary equipment when debugging programs with subsequent recording of debugged programs in the ROM {I, (2). Half-permanent storage devices of this type have a high readout rate, since the change in induction is reversible, low loss and low self-heating of the elements when read, a small read signal and a more complicated memory element manufacturing technology than conventional cores.

Однако пОлупосто иные запоминающие устройства с электрической записью информации имеют одну существенную погреш-ность , котора особенно сказываетс при частых сменах информации. Амплитуда первых после записи сигналов считывани (обычно трех-четырех), будь это выходные сигналы «1 или. «О, значительно (в трип ть раз) превышает сигналы последующих считываний. Затем амплитуда выходных сигналов выравниваетс иостаетс посто ннойHowever, empty memory devices with electrical recording of information have one significant error, which is especially true for frequent changes of information. The amplitude of the first read signals after recording (usually three or four), be it output signals "1 or. “Oh, significantly (by a factor of three to five) exceeds the signals of subsequent readings. The amplitude of the output signals is then equalized and remains constant.

0 при всех последующих считывани х (количество обращений при считывании при этом .неограниченно). Это значительно ухудшает помехоустойчивость полупосто нного запоминающего устройства, так как приходитс искусственно расшир ть амплитудный диапазон работы усилителей воспроизведени и увеличиваютс помехи переключени при первых обращени х. Кроме того, измен ютс временные характеристики выходных сигналов с накопител . Они станов тс шире,0 for all subsequent readings x (the number of reads in the readings is unlimited). This significantly impairs the noise immunity of the semi-permanent storage device, since it is necessary to artificially expand the amplitude range of the playback amplifiers and increase the switching noise during the first calls. In addition, the temporal characteristics of the output signals from the storage device change. They become wider,

2(3 и увеличиваютс амплитуда и длительность обратных выбросов сигналов «О и «1, что ухудшает возможности временного стробировани и уменьшает быстродействие устройства в целом. Наиболее близким к изобретению по техиической сущности вл етс устройство, содержащее блок управлени , триггер считывани , триггер записи (местное устройство управлени ), накопитель, соединенный с формировател ми положительных и отрицательных линейных токов (ФЛТ «X и ФЛТ «У), а также входные и выходные инверторы, числовой регистр, дешифраторы, усилители воспроизведени и формирователи разр дных токов 3. В |)ежиме считывани на входы пол у посто нного запоминающего устройства поступают сигналы запуска, считывани , «Уст. «О, а также адресные сигналы. Триггер считывани устанавливаетс в «1, срабатывает один из формирователей отри дательных линейных токов и по выбранной запоминающей чейке накопител протекает ток. Считанные сигналы «Г и «О усиливаютс соответствующими разр дными усилител ми воспроизведени и через числовой регистр и выходные инверторы подаютс на выход полупосто нного запоминающего устройства. В режиме записи на входы полупосто нного запоминающего устройства поступают сигналы «Уст. «О, запуска, записи , а также коды адреса и числа. Триггер записи устанавливаетс в «1, и первый счетчик импульсов поочередно запускает формирователи положительных и отрицательных линейных токов, образу в выбранной запоминающей чейке пачку положительных и отрицательных линейных токов . Эта пачка при совпадении с положительными или отрицательными импульсами разр дного тока (в зависимости от поступивших сигналов «О и «1 разр дов числа) осуществл ет запись необходимой информации в выбранную запоминающую чейку накопител . I Однако, в описанном устройстве из-за различи в предельной и рабочей петл х гистерезиса наблюдаетс значительное различие выходных сигналов между первыми (в пределах п ти-восьми) обращени мн при считыванни после записи и всеми последующими . Первые сигналы сильно отличаютс по амплитуде, длительности и форме от последующих выходных сигналов. Такое несоответствие наблюдаетс после каждой эапнси. Так как в полупосто нном запоминающем устройстве одна запись приходитс на несколько сот, тыс ч, а то и дес тков тыс ч обращений по считыванию, то становнтс пон тным , какой вред приносит это вление. Прнходитс неоправданно расшир ть диапазон работы усилнтелей воспроизведени , увеличнвать врем между двум обращени ми при считывании н приннмаггь специальные меры дл защиты от помех, возникающих при обратных выбросах сигналов «О и «. В то же врем необходимо помнить, что врем обращени при за11исн в полупо сто нном запоминающем устройстве обычно в несколько дес тков раз превышает врем обращени при считывании и небольшое увеличение времени записи практически не отразитс на его технических характеристиках . Целью изобретени вл етс повышение надежности, быстродействи и расширение области устойчивой работы полупосто нных запоминающих устройств. Достигаетс это тем, что полупосто нное. запоминающее устройство, содержащее блок управлени , триггер считывани , триггер записи , накопитель, соединенный с формировател ми положительных и отрицательных линейных токов введены триггер разрушени записи, счетчики, блок задержки, элементы И, элементы ИЛИ, причем один выход блока управлени соединен с первым элементом И, второй вход которого соединен с вторым входом блока управлени и с вторым элементом И, а выход - с первым элементом ИЛИ, и, во-вторых, с первым входом третьего элемента И, второй вход которого соединен с третьим выходом блока управлени , св занным также с одним из входо триггера записи и вторым элементом ИЛИ а четвертый выход блока управлени под соединен к второму входу второго элементу И, выход которого подключен к другому вхо ду триггера записи и входу первого счетчи ка, один выход которого соединен с первымн входами четвертого и п тстго элементов И, а другой вход - с первым счетчиком импульсов , выход которого подключен к первому входу триггера разрушени и первому входу блока задержки, второй вход которого соединен с выходом шестого элемента И, первый вход которого св зан с первым выходом второго счетчика импульсов, а второй вход, - с одним нз выходов триггера разрушени и седьмым элементом И, второй вход которого соединен с первым выходом блока задержки. Второй выход блока задержки св зан с входом второго счетчика, второй выход которого подсоединен к первому входу третьего элемента ИЛИ и ко второму входу второго элемента ИЛИ, а третий выход блока задержки соединен , с первым входом восьмого элемента И, второй вход которого св зан с триггером считывани , а выход - с первым входом четвертого элемента ИЛИ, выход которого соединен с формировател ,мн отрицательных линейных токов и второй вход которого соединен с выходом четвертого элемента, второй вход которого подсоединен к выходу триггера записи и второму входу п того элемента И, выход которого св зан с формировател ми положительных линейных токов. Второй выход триггера разрушени записи соединен с третьим входом первого элемента И, а выход первого элемента ИЛИ соединен с первым входом триггера считывани , второй вход которого подключен к выходу третьего элемента ИЛИ, а второй вход третьего элемента ИЛИ св зан с выходом третьего элемента И.2 (3 and the amplitude and duration of the reverse outliers of the signals "O and" 1 increase, which worsens the time gating capability and reduces the speed of the device as a whole. The device with the control unit, read trigger, write trigger ( local control unit), a drive connected to the formers of positive and negative linear currents (FLT X and FLT U), as well as input and output inverters, a numeric register, decoders, amplifiers, play plagued conditioners and discharge currents 3. |) Mode read the inputs from the field permanent storage device receives trigger signals read, "Const. “Oh, and also address signals. The read trigger is set to "1, one of the drivers of negative linear currents is triggered, and a current flows through the storage cell selected. The read signals "L and" O are amplified by corresponding bit reproduction amplifiers, and through a numerical register and output inverters are fed to the output of a semi-permanent memory device. In the recording mode, the signals “Set. “Oh, start, write, as well as address codes and numbers. The write trigger is set to "1, and the first pulse counter alternately starts the shapers of positive and negative linear currents, forming a stack of positive and negative linear currents in the selected storage cell. This unit, when coinciding with positive or negative pulses of the discharge current (depending on the received signals "O and" 1 bits of the number), records the necessary information in the selected storage cell of the accumulator. I However, in the described device, due to the difference in the limiting and working hysteresis loops, there is a significant difference in the output signals between the first (within five to eight) inversions of many people when read after recording and all subsequent ones. The first signals are very different in amplitude, duration, and shape from subsequent output signals. This discrepancy is observed after each event. Since in a semi-permanent storage device one record falls on several hundred, thousand hours, or even ten thousand hours of reads, it becomes clear what harm this phenomenon brings. It is unreasonable to extend the range of operation of the playback amplifiers, to increase the time between two hits when reading and taking special measures to protect against interference caused by the backflighting of the "O and" signals. At the same time, it must be remembered that the access time when stored in a half-stored memory is usually several tens of times longer than the read time and a slight increase in the recording time does not reflect on its technical characteristics. The aim of the invention is to increase the reliability, speed and expansion of the area of stable operation of semi-permanent storage devices. This is achieved by the fact that it is semi-permanent. memory device containing control unit, read trigger, write trigger, accumulator connected to positive and negative linear current formers, write destruction trigger entered, counters, delay unit, AND elements, OR elements, and one output of the control unit connected to the first AND element whose second input is connected to the second input of the control unit and to the second element AND, and the output to the first element OR, and secondly, to the first input of the third element AND, the second input of which is connected to the third output one control unit, also connected to one of the recording trigger inputs and a second OR element, and the fourth output of the control unit is connected to the second input of the second And element, the output of which is connected to the other input of the recording trigger and the input of the first counter, one output of which is connected with the first inputs of the fourth and third elements And, and the other input with the first pulse counter, the output of which is connected to the first input of the destruction trigger and the first input of the delay unit, the second input of which is connected to the output of the sixth element And, the first input of which is connected with the first output of the second pulse counter, and the second input, with one out of the destruction trigger outputs and the seventh AND element, the second input of which is connected to the first output of the delay unit. The second output of the delay unit is connected to the input of the second counter, the second output of which is connected to the first input of the third OR element and to the second input of the second OR element, and the third output of the delay unit is connected to the first input of the eighth And element, the second input of which is connected to a trigger readout, and the output - with the first input of the fourth element OR, the output of which is connected to the imaging device, many negative linear currents and the second input of which is connected to the output of the fourth element, the second input of which is connected to the output of the trigger the recording and the second input of the fifth element And, the output of which is connected with the formers of positive linear currents. The second output of the write destruction trigger is connected to the third input of the first element AND, and the output of the first element OR is connected to the first input of the read trigger, the second input of which is connected to the output of the third element OR, and the second input of the third element OR is connected to the output of the third element I.

На чертеже показана схема полупосто ного запоминающего устройства.The drawing shows a diagram of a semi-permanent storage device.

Предлагаемое устройство содержит блок управлени ,на который могут подаватьс входные сигналы «Запуск, «СчитываниеЗапись , «Уст. «О. Блок управлени I соединен одним из выходов, во-первых, с первым элементом И 2, второй вход которого соединен с вторым выходом блока управлени 1 н с вторым элементом И 3, а выход - с первым элементом ИЛИ 4, и, во-вторых, с первым входом третьего элемента И 5, второй вход которого соединен с третьим выходом блока управлени 1 и с одним из входов триггера записи 6. Четвертый выход блока управлени подсоединен к второму входу второго элемента И 3, выход которого подключен к другому входу триггера записи 6 и входу первого счетчика 7. Один из выходов счетчика 7 соединен с первыми входами четвертого и п того элементов И 8 и 9, а другой выход с первым счетчиком 10, выход которого подключен к тервому входу триггера разрушени записи и первому входу блока задержки 12, второй вход которого соединен с выходом шестого элемента И 13. Шестой элемент И 13 св зан с первым выходом второго счетчика 14, с выходом триггера разрушени записи 11 и с первым входом седьмого элемента И 15, второй вход которого соединен с первым выходом блока задержки 12. Блок задержки 12 также св зан со счетчиком 14, подсоединенным , в свою очередь, к третьему элементу ИЛИ 16, и с восьмым элементом И 17. Второй вход восьмого элемента И 17 св зан с триггером считывани 18, а выход - с первым входом четвертого элемента ИЛИ 19, выход которого соединен с формировател ми отрицательных линейных токов 20. Выход п того элемента И 9 подключен к формировател м положительных линейных токов 21, св занных как и формирователи отрицательных линейных токов 20 с накопителем 22. Выход триггера записи 6 св зан с четвертым и п тым элементами И 8 и 9, а выход седьмого элемента И 15 - с входом первого элемента ИЛИ 4. Третий выход блока управлени I подсоединен к первому входу второго элемента ИЛИ 23, второй вход которого подключен к второму счетчику импульсов 14, а выход - к триггеру разрушени П.The proposed device contains a control unit to which the input signals "Start," Read, Write, "Set. "ABOUT. The control unit I is connected to one of the outputs, firstly, with the first element I 2, the second input of which is connected to the second output of the control unit 1 n with the second element I 3, and the output to the first element OR 4, and, secondly, the first input of the third element And 5, the second input of which is connected to the third output of the control unit 1 and one of the inputs of the recording trigger 6. The fourth output of the control unit is connected to the second input of the second element 3, the output of which is connected to another input of the recording trigger 6 and the entrance of the first counter 7. One of the outputs of the account 7 is connected to the first inputs of the fourth and fifth elements I 8 and 9, and another output to the first counter 10, the output of which is connected to the first input of the write destruction trigger and the first input of the delay unit 12, the second input of which is connected to the output of the sixth element I 13 The sixth element And 13 is associated with the first output of the second counter 14, with the output of the write destroy trigger 11 and with the first input of the seventh element 15, the second input of which is connected to the first output of the delay block 12. The delay block 12 is also connected to the counter 14, connected a turn to the third element OR 16, and with the eighth element AND 17. The second input of the eighth element AND 17 is connected with read trigger 18, and the output is connected to the first input of the fourth element OR 19, the output of which is connected to the formers of negative linear currents 20. The output of the fifth element And 9 is connected to the formers of positive linear currents 21, connected as well as the formers of negative linear currents 20 with the accumulator 22. The output of recording trigger 6 is connected with the fourth and fifth elements And 8 and 9, and the output of the seventh element And 15 - with the input of the first element And LI 4. The third output of the control unit I is connected to the first input of the second element OR 23, the second input of which is connected to the second pulse counter 14, and the output to the failure trigger P.

В режиме записи работа предлагаемого полупосто нного запоминающего устройства существенно отличаетс от известного, так как после записи необходимой информации производитс некоторое количество опросов выбранной запоминающей чейки, определ емое вторым счетчиком 14 и привод щее к стабилизации выходных сигналов О и «1 на входе усилителей воспроизведени . При этом, усилители воспроизведени сигнала закрыты, выходные сигналы «0 и,«1 не усиливаютс и на выход полупосто нного запоминающего устройства не поступают.In recording mode, the operation of the proposed semi-permanent memory device is significantly different from the known one, since after recording the necessary information, a certain number of polls of the selected memory cell are performed, determined by the second counter 14 and resulting in stabilization of the output signals O and "1" at the input of the playback amplifiers. In this case, the signal reproduction amplifiers are closed, the output signals "0 and," 1 are not amplified, and no output of the semi-permanent memory device is received.

В режиме записи из внешних устройств на блок управлени i поступают сигналы «Запуск, «Считывание-3апись и «Уст. «О. Сигнал «Уст. «О устанавливает в требуемое состо ние схемы блока управлени 1, в состо ние «О триггер записи 6 и через третий элемент И 5 и третий элемент ИЛИ 16 в нулевое состо ние - триггер считывани 18, а также через второй элемент ИЛИ 23 в нулевое состо ние - триггер разрушени записи 11. После этого сигнал опроса, вырабатываемый по сигналу «Запуск, устанавли вает через второй элемент И 3, управл емый по второму входу потенциалом с блока управлени 1, в состо ние «1 триггер записи 6, разрешающий работу четвертого и п того элементов И 8 и 9 и запускает первый счетчик 7. Импульсы записи со схемы формировани пачки импульсов при записи 7 поочередно через четвертый элемент И 8 и четвертый элемент ИЛИ 19 и п тый элемент ,И 9. запускают формирователи положительных и отрицательных линейных токовIn the recording mode, the signals "Start," Read-3-write and "Set. "ABOUT. Signal "Set. The “O” sets the required state of the control unit circuit 1, to the state “About the write trigger 6, and through the third element AND 5 and the third element OR 16 to the zero state — read trigger 18, and also through the second element OR 23 to the zero state the trigger is a destruction record 11. After that, the interrogation signal generated by the trigger signal sets the second element 3 through the second input, the potential from the control unit 1, to the state 1 record trigger 6, allowing the fourth and n of the elements of And 8 and 9 and runs the first counter 7. Recording pulses from the pulse burst formation circuit when recording 7 alternately through the fourth element AND 8 and the fourth element OR 19 and the fifth element, AND 9. start the shapers of positive and negative linear currents

21и 20. По выбранной чейке накопител 22 протекают двупол рные импульсы тока, которые при совпадении с соответствующими разр дными импульсами тока производ т запись информации. После окончани процесса записи информации первый счетчик 10 устанавливает в состо ние «1 триггер разрушени записи П и запускает блок задержки 12, сигнал с которого через седьмой , элемент И 15, открытый разре1лающим потенциалом с триггера разрушени записи П, и через первый элемент ИЛИ 4 устанавлив-ает в состо ние «1 триггер считывани 18. Через некоторое врем , необходимое дл затухани переходных процессов после записи, сигнал с другого выхода блока задержки 12 проходит через восьмой элемент И 17, открытый потенциалом с триггера считывани 18, и через четвертый элемент- ИЛИ 19 запускает формирователь отрицательных токов 21. По выбранной чейке накопител 21 and 20. Bipolar current pulses flow through the selected cell 22 of the accumulator 22, which, when coincided with the corresponding bit current pulses, record information. After the process of recording information is completed, the first counter 10 sets the state of the 1 record destruction trigger P and starts the delay block 12, the signal from which through the seventh, element 15, opened with a breakdown potential from the record destruction trigger P, and through the first element OR 4 is set –– in the state “1 trigger read 18”. After some time, necessary for fading of transients after recording, the signal from the other output of the delay block 12 passes through the eighth element And 17, which is open to potential from the read trigger 18, and through the fourth element - OR 19 starts the negative current driver 21. On the selected cell of the drive

22протекает однопол рный ток считывани , и на усилители воспроизведени поступают выходные сигналы «1 и «О, но не усиливаютс ими ввиду отсутстви строба с блока управлени I. Через врем достаточное дл завершени процесса считывани , сигнал поступает на второй счетчик 14 дл счета количества импульсов считывани и через шестой элемент И 13, открытый потенциалом с триггера разрушени записи 11, снова на блок задержки 12, который вырабатывает второй импульс считывани и т. д. .22, the unipolar reading current flows, and the playback amplifiers receive the output signals "1 and" O, but are not amplified by them due to the absence of a strobe from the control unit I. After a sufficient time to complete the reading process, the signal goes to the second counter 14 to count the number of read pulses and through the sixth element AND 13, the potential open from the destruction write trigger 11, again to the delay unit 12, which produces a second read pulse, and so on.

Claims

Selection of read pulses will continue until the second counter 14 overflows, and the signal from it through the element OR 23 sets into the state "O damage destruction trigger P, the potential from which will prevent the passage of pulses through the signal AND 13" overflow from counter 14 through the third element OR 16 sets to the state "about read trigger 18." In the read mode, the operation of the proposed semi-permanent memory device is practically no different from the work of the well-known except for the THAT installment in the ". the read trigger 18 of the control unit 1 cannot pass through the first element I 2 until the internal read cycles continue after writing and are in the state "1 failure trigger P, the potential from which is fed to the first element I

2. Thus, after each recording, a certain number of readings of information just recorded in the selected cell of the accumulator 22 is performed. The internal reading cycle can be adjusted using delay block 12, and the number of cycles using the second counter 14. Read out, output signals "1 and "O are not amplified by playback amplifiers. After a certain number of internal readings (usually three to five times), the output signals stabilize and become the same as after multiple readings, which, in the case of ordinary readings, does not lead to signal distortions and malfunctions at the first readings. The use of this semi-permanent storage device with the write destruction trigger inserted into it by counters, delay unit, AND elements and OR elements, which allow to stabilize the output string for all read cycles (first n consecutive), distinguishes it from existing devices, as simplified a reproduction amplifier circuit; speed increases; time gating is simplified. All this greatly simplifies the design of memory blocks, increases the reliability of semi-permanent storage devices and extends the range of their work. Claims: A half-empty memory device containing a control unit, a read trigger, a write trigger, a drive connected to the positive and negative linear current generators, characterized in that, in order to increase the reliability, speed and expand the area of stable operation, write destruction trigger, counters, delay unit, AND elements, OR elements, with the first output of the control unit connected to one of the inputs of the first AND element with the first input of the third AND element, second whose input is connected to the second output of the control unit and to the first input of the second element I, and the output is connected to the first input of the first I-LI element, the second input of which is connected to the third output of the control unit, also connected to one of the recording trigger inputs and the first input The second element OR, the fourth output of the control unit is connected to the second input of the second element AND, the output of which is connected to another input of the recording trigger and to the first input of the first counter, one output of which is connected to the first inputs of the fourth The five elements are And, and the other output is with the second input of the first counter, the output of which is connected to the first input of the write destruction trigger and the first input of the delay unit, the second input of which is connected to the output of the sixth And element, the first input of which is connected to the first output of the second counter and its second input is connected to one of the outputs of the write destruction trigger and the first input of the seventh element I, the second input of which is connected to the first output of the delay unit, the second output of which is connected to the input of the second counter, the second output of which It is connected to the first input of the third OR element and to the second input of the second OR element, and the third output of the delay unit is connected to the first input of the eighth AND element, the second input of which is connected to the read trigger and the output to the first input of the fourth OR element, the output of which connected to a negative line current driver, and the second input of the fourth element OR is connected to the output of the fourth element AND, the second input of which is connected to the output of the recording trigger and the second input of the fifth element AND whose output is connected shapers of positive linear currents, the second output of the write destruction trigger is connected to the third input of the first element AND, and the output of the first element OR is connected to the first input of the read trigger, the second input of which is connected to the output of the third element OR, and the second input of the third element OR is connected with the release of the third element I. Sources of information taken into account in the examination I. Bardizh V. V. Magnetic elements of digital computers. M., “Energie, 1967, p. 337-352. 2 Shigin A.G., Deryugin A.A. Digital Computers. M., “Energie, 1975, p. 214-230.

3. Ivanov, A.M., et al. Questions of the construction of magnetic-electronic replaceable blocks of EPROM with electrical recording of information on ferrite lines, abstracts of reports. conf. ZU-76, Tbilisi, 1976 (prototype).