но к пр мому и инверсному выходам третьего триггера, а четвертые входы первого, второго, .третьего элементов совпадени логического блока и четвертый вход четвертого элемента совпадени логического бло ка - соответственно к выходам элемента задержки и выходу блока сравнени кодов, перва группа входов -которого соединена с кодовыми ши- нами старишх разр дов, втора группа входов - с выходами счетчика импульсов , а выход - с вторым входом элемента задержки, при этом первый вход четвертого триггера соединен с третьим выходом логического элемента , а второй вход - с выходом логического блока. На чертеже представлена структурна схема устройства. Устройство содержит блок 1 установки начального состо ни счетчика импульсов, счетчик 2 импульсов, блок 3 опознавани конечного состо ни счетчика импульсов, триггеры 4-7, ло гический элемент 8, элемент 9 задерж ки, логический блок 10, включающий в себ четыре элемента, совпадени и элемент сборки, блок 11 сравнени ко дов, входную 12 и дополнительную вхо ную 13 шины, кодовые шины 14, и выходные шины 15-17. . Устройство работает следующим образом . На входную шину 12 поступает импульсна последовательность с частотой fb (период TO ) и скважность, рав ной двум. На шину 13 подаетс потенциальный сигнал О или 1, определ ющий режим работы делител : вырабо ка выходного сигнала с периодом крат ным TO или кратным То/2. В блоке 1 содержитс число N, определ ющее пе риод Т (частоту F) выходных импульсо Разр дность числа - К. На шинах 14 поддерживаютс уровни напр жени (О или 1), соответствующие коду числа My, определ ющему величину сдвига по фазе импульсов, вырабатываемых на выходе 16 относительно импульсов на выходе 15, Разр дность числа N(f равна К+1. При задании периода Т выходных импульсов равным Р, То/2, а сдвига равным (здесь Р , Pj - целы числа), числа Н и NO определ ютс следующим образом: ff- / если Р - нечетное NfH р тU I ,если Р - четное, 2 (2 Логический элемент 8 вырабатывае на своих выходах сигналы, соответст вующие логическим формулам -Uas -FO Uft Uafi FO U,7 Uat -FoVUat Ugs FO , где FO , FO - соответственно частоты пр мой и проинвертированной входной последовательности импульсов# ei соответственно напр жени на пр мом и инверсном выгходах триггера б; Uj2 - напр жение на пр мом выходе триггера 4 ; Ugj - напр жение на пр мом выходе триггера 5. Сигнал на выходе 16 логического блока 10 соответствует логической формуле: U U и,о USB Foi;-U. Uto -U c-FoVUX--, Usi Uj -feV/Ui, . Uj, . Uj. FO U,«, - напр жение на входной кодовой шине 14 младшего разр да; Uji, - напр жение на выходе блока 11 сравнени кодов; I Цге. г4 напр жени на выходах блока 9 задержки. Рассмотрим конкретный пример работы делител частоты. Пусть необходимо получить период Т выходных импульсов делител равным 17.TO/2, а сдвиг по фазе между выходными, последовательност ми равным 9 Ц,/2. При этом счетчик 2 импульсов работает на вычитание. В начальный момент времени при заданных услови х в блоке 1 хранитс число (1000), на дополнительной входной шине 13 присутствует уровень 1, так как период выходных импульсов кратен , На входных кодовых шинах 14 присутствует код числа N.()P, -Pg +1 17-9+1 9(01001); Старшие разр ды числа Ny.T.e. код (0100), присутствуют на вторых входах блока 11 сравнени , а состо ние 1, соответствующее коду младшего разр да, на входах всех схем совпадени логического блока 10. При этом два элемента совпадени оказываютс заблокированными , и их функционирование в данном примере анализироватьс на будет . Дл двух других элементов совпадени логического блока 10 уровень 1 вл етс разрешающим, таким образом , формула (6) может быть записана в виде и« и; Uao F, VU; Uj-, UM FO. (7) Кроме того, в начальный момент триггеры 4 и б наход тс в состо нии . О, триггер 5 в состо нии 1. Счетчик 2 импульсов находитс в исходном состо нии. Первый импульс входной частоты F , поступающий на входную шину 12, в соответствии с формулой (5) проходит на выход 15 логического элемента 8. По заднему- фронту этого импульса устанавливаетс в состо ние О триггер 5. Тем самым второй импульс частоты FB и следующие за ним проход т через логический элемент 8 и поступают на счетный вход счетчика 2. Содержимое счетчика 2.импульсо уменьшаетс . С приходом п того импульса в счетчике 2 устанавливаетс крд (0100), совпадающий с кодом, при сутствующим на вторых входах блока 11. Име на первых и вторых входах одинаковый код, блок 11 вырабатывает сигнал, который дважды сдвигаетс в блоке 9 на величину То/2. Так как в первом такте счета три гер 6 имеет состо ние О, то к моменту сравнени кодов в подготовлен ном состо нии оказываетс лишь один элемент совпадени логического блока 10, который и формирует сигнал в соответствии с формулой(7) по . совпадению импульса с выхода блока 11 и паузы входной последовательнос ти FO . Этот сигнал проходит через элемент сборки элемента 10 на выход 16. Одновременно счетчик 2 продолжает считать..С приходом дев того импульса входной частоты FO ,.который вл етс последним в первом цикле счета, блок 3 определ ет конечное состо ние счетчика 2 и на его выхотце по вл етс сигнал, поступающийна входы триггеров 4 и 5 и на счетный вход триггера б. Состо ни триг геров 4 и 6 измен ютс по переднему фронту импульса с блока 3, а три гер 5 переключаетс по заднему фрон ту импульсов вхрдной частоты FO , ко торые поступаиот на его вход синхронизации . В соответствии с логически ми выражени ми (4) и (5) на выходах логического элемента 8 формируютс ; сигналы, совпадающие с паузой пйс- леднего в первом цикле счета периода частоты FO. Сигнал с выхода логического элемента 8 поступает на вход блока 1 установки и тем самым счетчик 2 возвращаетс в исходное состо ние. Сигнал на выходе блока 3 пропадает. Поэтому по переднему фрон ту дес того импульса частоты возвращаетс в состо ние О триггер 4, а по Зсщнему фронту - триггер 5. Триггер б сохран ет состо ние 1. Дес тый импульс частоты FQ вл етс пер вым во втором цикле счета, который протекает аналогично первому.в части работы блоков 11 и 9. Но в св зи с тем, что в данном цикле в момент сравнени кода счетчика 2 с кодом на шинах 14 триггер б находитс в состо нии 1, сигнал на выходе 16 логического блока 10 формируетс элементом совпгщени логического бло ка 10 по совпадению сигналов с пр мого выхода триггера б, с выхода бло ка 9 и импульса входной частоты 1 (см.формулу 7). Если необходимо получить период выходных импульсов кратным периоду То входной частоты, то на дополнительную входную шину 13 подаете О. При этом триггер б блокируетс по счетному входу и все врем находитс в состо нии О. В этом случае логическа формула 5 может быть записана в виде Uo UM-Uea-Fe(9) Блок 1, счетчик 2, блок 3, триггеры 4 - 6 и триггер 7 функционируют в калугом цикле так же, как в четных циклах рассмотренных выше примеров , т.е. импульс частоты следующий за последним в цикле счета, проходит на выход 17 триггера, но не проходит на выход 15 и не поступает на счетный вход счетчика 2 импульсов . 9 Исход из вьооеприведенного анализа вариантов работы делител частоты можно саелать вывод: на выходе 17 триггера 7 формируетс выходна последовательность импульсов с периодом Т, определенным числом N{, дискретность иэАюнени периода Т-Т, /2; на выходе 18 логического блока 10 формируетс втора выходна последовательность импульсов с тем же периодом Т, задержанна относительно первой на величину €, задаваемую числом N), величина 1; измен етс с дискретностью То /2, в пределгис на выходе 19 триггера 11 вырабатываетс треть выходна последовательность импульсов с периодом Т и длительностью импульса 1г . Таким образом, в предлагаемом делителе частоты следовани импульсов введение несжольких дополнительных элементов обеспечивает формирование двух выходных последовательностей импульсов с pfeгyлиpye(Юй частотой и регулируемым в пределах О-ЗбО сдвигом по фаее между ними и (или) формирование выходной последовательности импульсов с регулируемой частотой и скважностью, причем все выходные последовательности строго равномерны, а дискретность иэменени регулируенфос параметров равна полупериоду входной частоты, что расшир ет функциональные возможности устройства. Фсфмула изобретени Делитель частоты следовани импульсов с переменным коэффициентом делени по авт.св. NI 809580,о тличающийс тем, что, с целью расширени функциональных возможностей, в него введены блок сравнени , элемент задержки, четвертый триггер и логический блок, включак ций в себ элемент сборки и четыре элемента совпадени ,первые входы которых подключены к входной шине и первому входу элемента задержки, вторые входы - к кодовой шине младшего разр да, третьи входы первого и второго и третьи входы третьего и четвертого - к пр мому и инверсному выходам третьего триггера, а четвертые входы первого , второго и третьего элементов совпадени логического блока и четвертый вход четвертого элемента совпадени логического блока- соответственно к выходам элемента эа,держки и к выходу блока сравнени , перва группа входов которого соединена с кодовыми шинами старших разр дов, втора группа входов с выходами счетчика импульсов, а выход - с вторьлм входом элемента задержки, при этом первый вход четвертого триггера соединен с третьим выходом логического элемента, а второй вход - с выходом логического блока.
Источники информации, прин тые во внимание при экспертизе
1, Авторское свидетельство СССР №809580 по за вке 2747786/18-21, хзт 09.04.79.