SU1339871A1 - Устройство дл сравнени частот - Google Patents

Abstract

Изобретение относитс  к электро- радиоизмерени м и позвол ет упростить и расширить функциональные возможности устройства. Устройство содержит триггеры 9-13, элементы И 3-5 и формирующий блок 16, включающий фазовый дискриминатор 17, управл ющий элемент 18, распределитель 19, делитель 20 частоты и задаюш 1й генератор 21. Введение дифференцирующих цепей 1,2, элементов И 6 и 7, элементов ИЛИ 8 и элементов НЕ 14 и 15 увеличивает быстродействие операции сравнени  двух частот, что при малой величине их разности сокращает врем  проведени  измерений. 1-з.п. ф-лы, 2 ил. СЛ го оэ со QD 00

Description

Изобретение относитс  к области электрорадиоизмерений и может использоватьс  дл  сравнени  измер емой чатоты с образцовой при повышенном быстродействии .

Цель изобретени  упрощение и расширение функциональных возможностей,

На фиг. 1 представлена структурна схема устройства; на фиг. 2 - временные диаграммы, по сн ющие его работу .

Устройство содержит дифференцирующие цепи 1-2, элементы И 3-7, элемент ИЛИ 8, триггеры 9-13, элементы НЕ 14-15,и формирующий блок 16, составленный из последовательно соединеных фазового дискриминатора 17, вход которого  вл етс  первым входом устройства управл ющего элемента 18, распределител  19, делител  20 частоты , выход которого соединен с вторым входом фазового дискриминатора 17, а также задающего генератора 21, выход которого подключен к второму входу управл ющего элемента 18. Второй выход распределител  19 через элемент И 3 соединен с S-входом триг гера 9, выход которого через последовательно соединенные дифференцирующую цепь 2 и элемент И 6 подключен к первому выходу устройства. Третий выход распределител  19 через последовательно соединенные элементы И 4 и ИЛИ 8 подключен к R-входу триггера 9, причем выход элемента И 4 объединен с С-входом триггера 13 и S-входо триггера 10, выходы которых подключены соответственно к второму входу элемента И 6 и D-входу триггера 11. Четвертый выход распределител  19 через элемент И 5 подключен к второму входу элемента ИЛИ В, С-входу тригера 11 и S-входу триггера 12, выход которого соединен с D-входом триггера 13. Второй вход устройства через дифференцирующую цепь 1 подключен к вторым входам элементов И 3-5. Входы элементов И 6-7 объединены с входом элемента НЕ 14, выход которого через элемент НЕ 15 соединен с R-входами триггеров 10-13, причем выход триггера 11 подключен к второму входу элемента И 7, выход которого  вл етс  вторым входом устройства.

Устройство работает следующим об- разом.

Импульсы от источника сигнала парной импульсной посл.едовательности

0

5

0

5

0

5

0

5

0

5

(фиг. 2а) управл ют работой формирующего блока 16, который представл ет собой систему фазовой автоподстройки частоты с дискретным управлением.

После того как система фазовой автоподстройки частоты отработает (перейдет в режим захвата сигналами первой импульсной последовательности), частота следовани  импульсов на выходе делител  20 частоты становитс  равной частоте следовани  импульсов первой импульсной последовательности.

Дл  получени  опорной последовательности импульсов (масштабной сетки ) делитель систем1з1 фазовой автоподстройки частоты выполн етс  в виде последовательно соединенных распределител  19 на m выходов и делител  20 частоты в К раз.

Распределитель 19 импульсов выбираетс  такой емкости и импульсы снимаютс  с таких его выходов, чтобы в масштабной сетке имелось три зоны - центральна  (втора  зона) и расположенные слева и справа от центральной зоны боковые зоны (перва  и треть ).

Посто нна  времени дифференцирующей цепи 1 выбираетс  такой, чтобы длительность продифференцированного импульса (фиг. 2е) была значительно меньше длительности выходньк импульсов и интервалов ме эду импульсами распределител  19 (фиг. 26, в, г).

При наличии посто нной разницы между частотами первой и второй. (фиг. 2е) импульсных; последовательностей продифференцированный импульс и импульсы масштабной сетки перемещаютс  друг относительно друга.

Если импульсы зон масштабной сетки условно считать неподвижными, то в случае, когда частота следовани  второй импульсной последовательности больше первой, импульс с выхода дифференцирующей цепи 1 перемещаетс  справа налево, последовательно проход  через третью, вторую и первую, третью зоны и т.д.

В случае, когда соотношение между значени ми частот импульсных последовательностей обратное, продифференцированный импульс перемещаетс  в противоположную сторону.

В случае, когда соотношение между частотами первой и второй импульсных последовательностей посто нно измен етс , наблюдаетс  беспор дочное перемещение продифференцированного

пульса относительно импульсов масштабной сетки.

Выходные импульсы устройства формируютс  при совпадении продифференцированного импульса с импульсом второй зоны. При этом по вл етс  импульс на выходе элемента И 3, Включаетс  триггер 9 (на его выходе формируетс  сигнал с уровнем логической единицы), по вл етс  продифференцированный импульс на выходе дифференцирующей цепи 2, который пропускаетс  на выходе одного из элементов И 6 или

7в зависимости -от знака разностной частоты. Одновременно этот же импульс проходит через два последовательно включенных элемента НЕ 14 и 15 используемых в качестве элемента задержки дл  предотвращени  чрезмерно- го укорочени  импульсов на выходе элементов И 6 и 7 триггерами 13 и 11. Импульс с выхода элемента НЕ 15 выключает триггеры 10-13.

При совпадении продифференциро- ванного импульса с импульсом первой зоны (частота следовани  второй импульсной последовательности больше первой) формируетс  импульс на выходе элемента И 4.

При этом включаетс  триггер 10 и через элемент ИЛИ 8 выключаетс  триггер 9, Сигнал с уровнем логической единицы с выхода т риггера 10 подаетс  на D-вход триггера 11, подготавлива  последний к срабатыванию по С-входу.

8ходе дальнейшего перемещени  продифференцированного импульса относительно зон масштабной сетки он попадает в третью зону. Сигнал с уровнем логической единицы с выхода элемента И 5 включает триггеры 12 и 11, а последний своим выходным сигналом подготавливает к работе элемент И 7, формирующий выходные импульсы при отрицательных значени х разностной час- тоты.

Выходной импульс элементом И 7 формируетс  при совпадении продифференцированного импульса с импульсом второй зоны, при этом включаетс  триг гер 9, на выходе дифференцирующей цепи 2 формируетс  импульс, который через элемент И 7 подаетс  на выход и через элементы НЕ 14 и 15 выключает триггеры 10-13.

Далее процесс повтор етс . Выходные импульсы могут подаватьс  на входы блока индикации, в качестве

о

5 0

0 5

0

1

которого может использоватьс  частотомер , стрелочный прибор с нулем посередине со схемой управлени , реверсивный счетчик с резистивной сеткой либо шлейфный осциллограф и т.п., регистрирующие результаты измерени .

При обратном соотношении величин частот источников импульсных последовательностей устройство работает аналогично с тем лишь отличием, что продифференцированный импульс перемещаетс  относительно зон масштабной сетки в противоположном направлении.

В случа х, когда продифференцированный импульс в ходе своего перемещени  не проходит последовательно все зоны, т.е. разностна  частота равна нулю, устройство не формирует выходные импульсы.

В случае, когда продифференцированный импульс смещаетс  на один период сигналов первой импульсной последовательности (фиг. 2), устройство вместо одного в соответствии с выбран - ным коэффициентом делени  делител  20 частоты формирует 8 импульсов (при К 8), т.е. быстродействие устройства повышаетс .

Значение коэффициента умножени  в зависимости от условий использовани  устройства может измен тьс  в широких пределах.

Использование предлагаемого устройства позвол ет повысить быстродействие операций сравнени  двух частот, что при малой величине их разности сокращает врем  проведени  измерений.

Claims (2)

1. Устройство дл  сравнени  частот, содержащее формирующий блок, вход которого  вл етс  входом устройства, п ть триггеров и три элемента И, отличающеес  тем, что, с целью упрощени  и расширени  функциональных возможностей, в него введены элемент ИЛИ, две дифференцирующие цепи , два элемента НЕ, четвертый и п тый элементы И, причем выход формирующего блока через элемент И соединен с S-входом триггера, выход которого через последовательно соединенные дифференцирующую цепь и второй элемент И подключен к выходу устройства , второй выход формирующего блока через последовательно соединенные третий элемент И и элемент ИЛИ подключен к R-входу триггера, при

этом выход третьего злем(знта И динен с С-входом второго риггера и S-входом третьего триггера выходы которых подключены соответственно к второму входу второго элемента И и D-входу четвертого триггера, третий выход формирующего блока через четвертый элемент И подключен к второму входу элемента ИЛИ, С-входу четвертого триггера и S-входу п того триггера , выход которого соединен с D- входом второго триггера, входы второго и п того элементов И через после- дователь но соединенные первый и второй элементы НЕ подключены к R-входа второго, третьего, четвертого и п того триггеров, при этом выход четвертого триггера соединен с вторым входом п того элемента И, выход которого  вл етс  вторым.выходом устройстг JLJLJI ULJLJLJLJUUlJLJl, t 8-JULJULJUIJULJULJLJIJI t g-JULJLJLJUUULJlJLJLJUl

Составитель Н.Фе доров Редактор Л.Гратилло Техред Л.Сердюкова

Заказ 4244/54 Тираж 901Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

1)

в;.1, ;i нторые вхо; ы первого, Т1)етьего и четвертого элементов Н объединены с выходом второй дифференцирующей пе- пи, вход которой  вл етс  вторым входом устройства.

2. Устройство по П.1, отличающеес  тем, что формирующий блок содержит последовательно соединенные фазовый дискриминатор, вход которого  вл етс  входом формирующего блока, управл ющий элемент, распределитель , делитель частоты, выход которого соединен с вторым входом фазового дискриминатора, а также задающий генератор, выход которого поключен к второму входу управл ющего элемента , причем второй, третий и четвертый выходы распределител   вл ютс  соот- ветственно первым, вторым и третьим выходами формирующего блока.

L

-t

Vu,2.2

Корректор А.Обручар