SU894779A1 - Устройство дл контрол системы передачи данных - Google Patents

Description

(54 УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СИСТЕМЫ ПЕРЕДАЧИ ДАННЫХ

Изобретение относитс  к технике передачи дискретной информации по каналам св зи, оконченна  аппаратура которой должна обеспечивать прием информации из линии св зи, передачу в канал св зи сообщений и прием квитанций на переданные сообщени  и командь , а также передачу в линию св зи накопленной информации, имеющих различную струк туру в служебных и информационных част х. Известно устройство дл  контрол  тракта передачи данных, состо щее из сумматора, дат чика контрольного текста, блока фазировани , блока контрол , злемеитов И и ИЛИ, счетчика , распределител  и аппаратуры передачи данных , первый выход которой подключен к первым входам блока контрол , блока фазировани  и сумматора, второй вход которого соединен с выходом датчика контрольного текста , выход - со вторым входом блока фазировани , второй выход аппаратуры передачи данных подключен к первому входу распределител , выход которого подключен к первому входу датшпса контрольного текста, второму входу блока контрол  и третьему входу блока фазировани , выход которого соединен со вторым входом датчика контрольного текста, третий выход аппаратуры передачи данных подключен к третьему входу датчика контрольного текста и первому входу элемента ИЛИ, выход которого подключен ко второму входу распределител  и входу аппаратуры передачи данных, первый и второй выходы блока контрол  подключены соответственно ко вторым входам элементов ИЛИ и И, выход элемента И соединен со счетчиком. Недостатком данного устройства  вл етс  то, что оно не обеспечивает работоспособность устройства без дополнительных св зей с аппаратуре передачи данных (АПД) и самопроверку в автономном режиме. Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  контрол  системы передачи данных с обратной св зью, содержащее аппаратуру передачи данных, первый и второй входы которой подключены соответственно к первым выходам первого   второго коммутаторов, первые входы которых подключены к первому выходу блока управлени , вторые входы соединены соответственно j с первыми выходами датчика ответных последовательностей и первого датчика контрольного текста, выход первого блока фазировани  подключен к первым входам датчика информации адресат;} и анализатора, первый выход которого через регистр пам ти команд подключен к пертому блоку сигнализации и первому входу датчика ответных последовательностей, второй выход - ко второму входу датчика информации адресата, первый выход которого через линию задержки подключен ко второму входу датчика ответных последовательностей, второй к первому входу первого сумматора по модулю два, выход которого соединен с первым сигнализатором, выход второго блока фазировани  подключен к первому входу второго датчика контрольного текста, выход которого подаслючен к первому входу второго сумматора , подключенного ко второму сигнализатору, второй выход блока управлени  подключен к первому входу первого датчика контрольного текста и второму входу второго датчика контрольного текста, третий выход - к третьему входу датчика ответных последовательностей.

Одаако известное устройство обладает ограниЧенныкга функционалысыми возможност ми, так как оно не позвол ет производить проверку АПД и собственную самопроверку в автономном режиме без дополнительных св зей с АПД из-за отсутстви  блока опорных частот , а также контроль ЛПД, имеющий по входам и выходам линии св зи и канала св зи различную структуру в служебной и информащюнной част х.

Цель изобретени  - расширение функциональных возможностей устройства.

Поставленна  цель достигаетс  тем, что в устройство дл  контрол  системы передачи , содержащее первый и второй коммутаторы , первые выходы которых соединены соответственно с первым и вторым выходами устройства, блок управлени , вход которого соединен с первым входом устройства, первый выход блока управлени  соединен с объединенными первыми входами первого и второго коммутаторов, второй выход - с объединенными первыми входами первого и второго датчиков контрольного текста, выход первого датчика контрольного текста соединен со вторым входом первого коммутатора, первый блок фазировани , выход которого соединен с первыми входами датчика информации адресата и анализатора, выход которого соединен со вторым входом датчика кнформа1щи адресата , первый выход датчика информации адресата соединен через элемент задержки с первым входом датчика ответных последовательностей, второй выход - с первым входом первого

сумматора по модулю два, выход которого соединен со входом первого сигнализатора, второй вход первого сумматора по модулю два объединен со вторым входом анализатора, выход которого через регистр пам ти команд соединен со входом первого блока сигнализации и вторым входом датчика ответных последовательностей , третий вход которого соединен с третьим выходом блока управлени , первый выход датчика ответных последовательностей соединен со вторым входом второго коммутатора , второй блок фазировани , выход которого соединен со вторым входом второго датчика контрольного текста, выход которого соединен с первым входом второго сумматора по модулю два, выход которюго соединен со входом второго сигнализатора, введены третий и четвертый коммутаторы, второй и третий блоки сигна изащш, третий датчик контрольного текста, блоки контрол  структуры сообщений , датчик контрольной информации и блок опорных частот, выход которого соединен с первыми входами датчика контрольной информации , третьего датчика контрольного текста первого и второго блоков фазировани , вторым входом первого датчика контрольного текста и четвертым входом датчика ответных последовательностей, второй выход которого соединен с первым входом первого блока конрол  структуры сообщений, второй и третий входы и выход первого блока контрол  структуры сообщешш соединены соотеетственно со вторым выходом второго коммутатора, четвертым выходом блока управлени  и входом третьего блока сигнализации, п тый выход блока управлени  соединен с первым входом второго блока контрол  структуры сообщений, второй и третий входы и выход которого соединены соответственно со BTOIHIIM выходом первого коммутатора, вторым выходом первого датчика контрольного текста и входом второго блока сигнализации, вторые входы третьего датчика контрольного текста и датчика контрольной информации соединены соответственно со вторым и третьим выходами блока управлени , выход датчика контрольной ииформации соединен с первым входом третьего коммутатора, выход которого соединен со вторым входом первого блоу фазировани  и вторыми входами анализатора и первого сумматора по модулю два, выход третаего датчика контрольного текста соединен с первьпи входом четвертого коммутатора, выход которого соединен со вторыми входами второго блока фазировани  и второго сумматора по модулю два и третьим входом второго датчика контрольного текста, вторые входы третьего и четвертого коммутаторов объединены и соединены с первым выходом блока управлени , третьи входы третьего и четвертого коммутаторов соединены соответственно со вторым и третьим входами устройства.

На чертеже представлено устройство дл  контрол  системы передачн данных, которое содержит сигнализаторы 1 и 2, коммутаторы 3-6, блоки 7-9 сигнализации, блоки 10 и 11 контрол  структуры сообщений, датчик 12 контрольной информации, датчики 13-15 контрольного текста, блок 16 управлени , блоки 17 и 18 фазировани , блок 19 опорных частот, датчик 20 ответных последовательностей, датчик 21 информации адресата, анализатор 22, регистр 23 пам ти команд, элемент 24 задержки , сумматоры 25 и 26 по модулю два.

Устройство работает следующим образом.

Оператором по первому входу устройства

16управлени  устанавливаетс  в один из двух режимов работы устройства - Проверка или Самопроверка.

При установке режима Проверка выход в канал 27 св зи аппаратуры 28 (системы) передачи данных подключаетс  через коммутатор 4 к блоку 17 фазировани , анализатору 22 и сумматору 25, выход АПД 2В в лин ю 29 св зи подключаетс  через коммутатор 5 к блоку 18 фазировани , датчику 15 контрольного текста и сумматору 26, выход датчика 14 контрольного текста через коммутатор 3 подключаетс  к АПД 28 по входу из линии 30 св зи, а датчик 20 ответных последовательностей через коммутатор 6 подключаетс  к АПД 28 по входу из канала 31 св зи.

После установки режима Проверка оператором осуществл етс  пуск датчика 14, при этом с датчика 14 в АПД 28 осуществл етс  ввод сообщений старт-стопного вида, состо щих из служебной и информационной частей. Прин в данные сообщени , АПД 28 формирует соо&цение или служебную команду в циклическом виде, состо щих из служебиой и информационных частей, и передает его в эквивалент канала св зи (через коммутатор 4 в блок 17 фазировани , анализатор 22 и сумматор 25).

При прохождении данной кодограммы блок

17фазировани , получа  тактовые частоты с бтюка 19 опорных частот, формирует тактовые ш шульсы, синхронные с поступающими сигналами кодограммы, и тем самым обеспечивает ошхроиность работы датчика 21 информации адресата и анализатора 22. Последний осуществл ет анализ служебной части, выдел ет команду , содержащуюс  в ней, и передает ее в регистр 23 пам ти команд. Эта команда отображаетс  блоком 9 сигнализации. Регистр 23 управл ет, кроме того, работой датчика 20 ответных последовательностей и датчика 21 информации адресата. По концу служебной части информации анализатор 22 осуществл ет запуск

датчика 21 информации адресата. Сумматор 25 осуществл ет сложение сигналов, поступающих с АПД 28 и датчика 21. Результирующий сигнал сравнени  с выхода сумматора 25 поступает на сигнализатор 27. После окончани  выдачи контрольной информации с датчика 21 через элемент 24 задержки, имитирующий задержку в реальном канале св зи, на датчик 20 ответных последовательностей поступает ста л пуска. По этому сигналу датздк 20 формирует ответную кодограмму, состо щую также из служебной и информационной частей, при этом служебна  часть отличаетс  по структуре от служебной части кодограммы, поступившей из АПД 28 на анализатор 22. Эта ко ,дограмма поступает через коммутатор 6 на /ШД 28 по входу из канала 31 св зи, котора  осуществл ет анализ прин той последовательности .

Если эта последовательность  вл етс  квитанцией (подтверждением) на переданное сообщение или команду, то АПД 28 осуществл ет передачу следующего сообщени  или команды , а, если она  вл етс  сообщением, то

АПД 28 накапливаютс  эти сообщени , а затем передает их в старт-стопном виде в линию 29 св зи (через коммутатор 5 иа блок

18фазировани , датчик 15 контрольного текста и сумматор 26). Блок 18 фажрованн 

при их поступлении формирует тактовые импульсы , использу  тактовые частоты с блока

19и обешечивает тем самым синхронную работу датчика 15. Сумматор 26 осуществл ет

сравнение информаии{и, поступающей с АПД 28, с контрольным текстом, поступающим с

датчика 15.

Импульсы несравнени  (в случае несовпадени  последовательностей) с сумматора 26 поступают на отгнализатор 2.

Передающа  часть АПД 28 считаетс  исправной , если на блоке 9 сигнализации во врем  прохождени  сеанса св зи последователию загораютс  лампы индикации этапов сеанса салзи и иа выходе сумматора 25 нет meiynbоав несравнени , а приемна  часть АПД 28 считаетс  исправной, если нет сигналов кесрииени  на выходе сумматора 26.

Claims (1)

1. Рех м ЧЗамопроверка устаиавтшаетс  оператором через блок 16 управлени . При этом выход датчика 12 контрольной информа1(Н11 через коммутатор 4 подключаетс  к блоку 17 фазировани , анализатору 22 и сумматору 25, датчик 13 контрольного текста через коммутатор 5 - к блоку 18 фазировани , 15 и сумматору 26, выход датчика 14 через коммутатор 3 - к блоку 10 контрол  структуры сообщений, а выход датчика 20 ответных последовательности через коммутатор 6 к блоку 11 контрол  структур. Затем оператором осуществл етс  запуск самопроверки. При этом датчик 12 контрольной информации и датчик 13 контрольного текста формируют кодограммы, аналогичные АПД 28, на выходах в канал св зи и в линию св зи. При зтом устройство работает по алгоритму, аналогично описанному в режиме Проверка с той разницей, что информаци  с датчиков 14 и 20 поступает соответственно на блоки 10 и 11 контрол  структуры сообщений . Устройство считаетс  исправным, если во врем  самопроверки на блоке 9 сигнализации последовательно загораютс  лампы индикации этапов сеанса св зи, на выходах сумматоров 25 и 26 нет импульсов несравнени , а на блоках 7 и 8 сигнализации индицируютс  комбинации соответствующей структуры. Дл  обеспечени  синхронной работы датчика 14 и блока 10 контрол  структуры сообщений, датчика 20 и блока 11 контрол  структуры сооб щений с датчиков 14 и 20 на блоки 10 и 11 во врем  выдачи информации поступают такто вые импульсы. Структуру сообщений на выходе датчиков 12-15, а также номер контролируемой группы блоками 10 и И задает оператор через блок 16 управлени . Предлагаемое устройство позвол ет осущест вл ть контроль АПД 28, имеющий различную структуру сообщений по входам и выходам линии св зи и канала св зи, а также произво дить собственную самопроверку устройства в автономном режиме без использовани  дополнительных св зей с АПД 28, что расцшр ет функциональные возможности устройства. Формула изобретени  Устройство дл  контрол  системы передачи данных, содержащее первый и второй коммутаторы , первые выходы которых соединены соответственно с первым и вторым выходами устройства, блок управлени , вход которого соединен с первым входом устройства, первый выход блока управлени  соединен с объединен ными первыми входами первого и второго коммутаторов, второй выход - с объединенными первыми входами первого и второго датчиков контрольного текста, выход первого датчика контрольного текста соединен со вторым входом первого коммутатора, первый блок фазировани , выход которого соединен с первыми входами датчика информащш адре сата и анализатора, выход которого соединен со вторым датчика информации адрес та, первый выход датчика информации адресанта соединен через элемент задержки с первым ходом датчика ответных последовательностей, торой выход - с первым входом первого умматора по модулю два, выход которого соединен со входом первого сигнализатора, второй вход первого сумматора по модулю два объединен со вторым входом анализатора, выход которого через регистр пам ти команд соединен со входом первого блока сигнализации и вторым входом датчика ответных последовательностей , третий вход которого соединен с третьим выходом блока управлени , первый выход датчика ответных последовательностей соединен со вторым входом второго коммутатора , второй блок фазировани , выход которого соединен со вторым входом второго датчика контрольного текста, выход которого соединен с первым входом второго сумматора по модулю два, выход которого соединен со входом второго сигнализатора, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства, в него введены третий и четвертый коммутаторы, второй и третий блоки сигнализации, третий датчик контрольного текста, блоки контрол  структуры сообщений, датчик контрольной ин4юрмации и блок опорных частот, выход которого соединен с первыми входами датчика контрольной информации, третьего датчика контрольного текста первого и второго блоков фазировани , вторым входом первого датчика контрольного текста и четвертым входом датчика ответных последовательностей, второй выход которого соединен с первым входом первого блока контрол  структуры сообщений, второй и третий входы и выход первого блока контрол  структуры сообщений соединены соответственно со вторым выходом второго коммутатора, четвертым выходом блока управлени  и входом третьего блока сигнализации , п тый выход блока управлени  соединен с первым входом второго блока контрол  структуры сообщений, второй и третий входы и выход которого соединены соответственно со вторым выходом первого коммутатора, вторым выходом первого датчика контрольного текста и входом второго блока сигнализации , вторые входы третьего датчика контрольного текста и датчика контролыиой информации соединены соответственно со вторым и третьим выходами блока управлени , выход датчика контрольной информации соединен с первым входом третьего коммутатора, выход которого соединен со вторым входом первого блока фазировани  и вторыми входами анализатора и первого сумматора по модулю два, выход третьего датчика контрольного текста соединен с первым входом четвертого коммутатора , выход которого соединен со вторыми входами второго блока фазировани  и второго сумматора по модулю два и третьим входом второго датчика контрольного текста, вторые входы третьего и четвертого коммутаторов объединены и соединены с первым выхо89477910

   дом блока управлени , третьи входы третьего и четвертого коммутаторов соединены соответственно со вторым и третьим входами устройства.