Claims (2)
Изобретение относитс к электроизмерительной и вычислительной технике и предназначено дл преобразовани широкополосных аналоговых электрических сигналов в ци,фровой код. Известен аналого-цифровой преобразовател , в котором дл обеспечени минимальной ошибки преобразовани случайных сигналов адаптивно измен ют с параметры аналого-цифрового преобразовани , например длительность такта или число разр дов Ш. Недостатком этого устройства вл етс мала точность за счет низкой эффективности его работы при кодировании широкополосных сигналов и сигнгшов с быстроизмен ющимс част9тным спектром, возникающа вследствие большого времени сходимости процесса адаптации. Известен след щий аналого-цифраво преобразователь, содержащий сравнительный блок, на первый вход которого подаетс входной сигнал, второй вход соединен с выходом цифро-аналогового преобразовател , а выход соединен с блоком управлени , включакщи генератор импульсов, ключи и триггеры , выход блока управлени соединен со входом реверсивного счетчика, выход которого соединен со входом цифро-аналогового преобразовател 2 . Недостатком устройства вл етс низка точность аналого-цифрового преобразовани широкополосных сигналов , возникающа из-за большой динамической погрешности при кодировании высокочастотных составл ющих. Цель изобретени - расширение частотного диапазона спектра кодируемых сигналов. Поставленна цель достигаетс тем, что в аналого-цифровой преобразователь , содержащий первый сравнивающий блок, первый вход которого соединен с шиной входного сигнала, второй вход соединен с выходом первого цифро-аналогового преобразовател , а выход соединен со входом блока управлени , выход которого соединен с первым входом реверсивного счетчика, выход реверсивного счетчика подключен к входу первого цифро-аналогового преобразовател , введены второй и третий сравнивающие блоки, сумматор-вычислитель , логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок управлени разр дами реверсивного счетчика, блок пам ти и второй цифро-аналоговый преобразователь, причем первые входы второго и третьего сравнивающих блоков соединены с шиной входного сигнала, вторые их входы соединены с соответствующими выходами сумматора-вычислител , а выходы соединены с первым и йторым входами логического элемента ИСКЛЮЧАЩЕЕ ИЛИ, выход которого соединен со входом блока управлени разр дами реверсивного счетчика, первый выход которого соединен со вторым входом реверсивного счетчика, а второй выход соединен через блок пам ти и второй цифро-аналоговый преобразователь с первым входом сумматоравычитател , второй вход которого под ключен к выходу первого цифро-аналогового преобразовател .. На чертеже представлена блок-схе ма аналого-цифрового преобразовател содержащего первый сравнивающий блок 1, блок управлени 2, реверсивный счетчик 3, первый цифро-аналоговый преобразователь 4, сумматор-вычисли тель 5, второй и третий сравнива|ощие блоки б и 7, логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8, блок управлени ре версивным счетчиком 9, блок пам ти 10, второй цифро-аналоговый преобра зователь 11. Аналого-цифровой преобразователь работает следующим образом. Известно, что максимальна погрешность след щего аналого-цифрово го преобразовател без учета статической погрешности равна: ma4- WHma4 q,wd максимальна динамическа погрешность, А.wax- максимальна погрешность дискретности. Максимальна динамическа погреш ность при кодировании гармонических синусоидальных сигналов равна: при О m 1 Один.та)1 О при 1 т т . (-/;Л7-0|УСС05-1-) при m m Аинтаг 7Й iVi -cTCCos - cTccosJ) где m число разр дов преобразовател ; U« - амплитудное значение гармо нического входного сигнала t- - длительность такта преобра зовани UJ - частота гармонического вхо ного сигнала. Из формул следует, что дл обесп чени максимальной величины погрешности необходимо величину кван а q (или соответственно число раз дов N) выбирать в зависимости от астоты входного сигнала. Предложенное устройство-работает ледующим образом. Блок управлени реверсивным счетиком 9 по командам от логического лемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 переключа,т тактовую частоту задающего гене15аора последовательно ко входам тригеров реверсивного счетчика 3, увели-, чива или уменьша число разр дов реверсивного счетчика 3. В блоке пам ти 10 записаны коды уставок, причем каждому весу разр да преобразовател соответствует сво величина уставки, котора , в общем случае, равна весу этого разр да. Блок управлени реверсивным счетчиком 9, переключа разр ды реверсивного счетчика 3, одновременно включает код уставки, соответствук ций этому разр ду. При подаче импульса Пуск начинаетс процесс уравновешивани входного напр жени U компенсирующим напр жением цифро-аналогового преобразовател 4 DO . Блок управлени 2, включает младший разр д реверсивного счетчика 3. По окончании переходного процесса в конце такта сравнивающий . блок 1 дает команду на выключение или включение этого разр да. Одновременно с этим код уставки, соответствующий включенному разр ду, преобразуетс цифро-анаочоговым преобразователем 11 в аналоговую величину, котора в сумматоре-вычитателе 5 суммируетс и вычитаетс с компенсирующим напр жением Uo . Полученные напр жени Ug + UQ - Цустпоступают на входы сравнивающих блоков б и 7, на другие входы которых подаетс входной сигнал. Если lU х Uol Uycr .то через логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8 блок управлени реверсивным счетчиком 9 уменьшает число разр дов преобразовател , и следующий такт преобразовани происходит с величиной кванта преобразовани в два раза большей, чем первый такт. Процесс увеличени величины кванта преобразовани (или, соответственно, уменьшение числа разр дов преобразовател ) продолжаетс до тех пор, пока разность 4Jx - Uo этом случае логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ В выдает команду в блок управлени реверсиЬным счетчиком 9 на уменьшение величины кванта преобразовани . Процесс изменени величины кванта преобразовани происходит в течение всего цикла работы след щего аналогоцифрового преобразовател . Таким образом , след щий аналого-цифровой преобразователь выходит на режим слежени за изменением входного сигнала с максимальной скоростью и, наход сь в режиме слежени , гщаптивно измен ет величину кванта преобразовани (или. соответственно, число разр дов) в зависимости от скорости изменени входного сигнала, обеспечива минимальную погрешность аналого-цифрово го преобразовани . Формула изобретени Аналого-цифровой преобразователь содержащий сравнивающий блок первый входксзторого соединен с шиной входного сигнала, второй соединен с выходом первого цифро-ана логового преобразовател , а выход со единен со входом блока управлени , выход которого соединен с первым входом реверсивного счетчика, выход реверсивного счетчика подключен к входу первого цифро-аналогового преобразовател , о т л и ч ающийс тем, что, с целью расширени , частотного диапазона спектра кодируемых сигналов, введены второй и третий сравнивающие блоки, сумматор-вычислитель , логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок управлени разр дами реверсивного счетчика, блок пам ти и второй цифро-аналоговый преоб ii llThe invention relates to electrical measuring and computing techniques and is intended to convert broadband analog electrical signals to chi, fra code. An analog-to-digital converter is known in which, in order to ensure a minimal error in converting random signals, the parameters of analog-to-digital conversion are adaptively changed, for example, the cycle time or the number of bits Ш. A disadvantage of this device is its low accuracy due to its low efficiency when encoding wideband signals. signals and signal with a rapidly changing part of the spectrum, due to the large convergence of the adaptation process. The following analog-to-digital converter is known, containing a comparative unit, the first input of which is fed into an input signal, the second input is connected to the output of the digital-analogue converter, and the output is connected to the control unit, including the generator of pulses, keys and triggers, the output of the control unit is connected the input of the reversible counter, the output of which is connected to the input of the digital-to-analog converter 2. The drawback of the device is the low accuracy of the analog-to-digital conversion of wideband signals, which is due to the large dynamic error when encoding high-frequency components. The purpose of the invention is to expand the frequency range of the spectrum of the encoded signals. The goal is achieved in that an analog-to-digital converter containing a first comparison unit, the first input of which is connected to the input signal bus, the second input is connected to the output of the first digital-analog converter, and the output is connected to the input of the control unit whose output is connected to the first the input of the reversible counter, the output of the reversible counter is connected to the input of the first digital-to-analog converter, the second and the third comparing units are entered, an adder-calculator, a logic element EXCLUDING E OR, a reversible counter discharge control unit, a memory unit and a second D / A converter, the first inputs of the second and third comparing units are connected to the input signal bus, their second inputs are connected to the corresponding outputs of the calculator, and the outputs are connected to the first and the second inputs of the EXCLUSIVE OR logic element, the output of which is connected to the input of the discharge discharge control unit of the reversible counter, the first output of which is connected to the second input of the reversible counter, and the second output with The second digital-to-analog converter with the first input of the totalizer, the second input of which is connected to the output of the first digital-analog converter, is connected through the memory block. The drawing shows the analog-digital converter block diagram containing the first comparative block 1, the control block 2 , reversible counter 3, first digital-to-analog converter 4, adder-calculator 5, second and third comparing | main blocks b and 7, logical element EXCLUSIVE OR 8, reversible counter control unit 9, memory block 1 0, the second digital-to-analog converter 11. The analog-to-digital converter operates as follows. It is known that the maximum error of the next analog-to-digital converter without taking into account the static error is: ma4-WHma4 q, wd is the maximum dynamic error, A.wax- the maximum is discrete error. The maximum dynamic error when encoding harmonic sinusoidal signals is: for O m 1 Od.ta) 1 O for 1 t. (- /; L7-0 | USS05-1-) with m m Aintag 7Y iVi -cTCCos - cTccosJ) where m is the number of bits of the converter; U «- the amplitude value of the harmonic input signal; t- - the duration of the conversion cycle; UJ - the frequency of the harmonic input signal. It follows from the formulas that in order to provide the maximum value of the error, it is necessary to choose the quan aq (or, respectively, the number of times N) depending on the input signal's frequency. The proposed device works as follows. The control unit of the reversible counter 9 by commands from the logic element EXCLUSIVE OR 8 switches, t the clock frequency of the master generator to the inputs of the triggers of the reversing counter 3, increasing or decreasing the number of bits of the reversible counter 3. In the memory block 10, the setting codes are written, moreover, each bit weight of the converter corresponds to its own set value, which, in general, is equal to the weight of this bit. The control unit of the reversible counter 9, switching the bits of the reversible counter 3, simultaneously turns on the setpoint code corresponding to this bit. When a pulse is applied, the Start starts the process of balancing the input voltage U with the compensating voltage of the digital-analog converter 4 DO. The control unit 2, includes the low-order bit of the reversible counter 3. At the end of the transition process at the end of the cycle, it compares. Block 1 gives the command to turn off or turn on this bit. At the same time, the setpoint code corresponding to the on bit is converted by the digital-to-analog converter 11 to an analog value, which in the subtractor 5 is summed and subtracted with the compensating voltage Uo. The resulting voltages Ug + UQ -Cost-input are fed to the inputs of the matching blocks B and 7, to the other inputs of which an input signal is applied. If lU x Uol Uycr .to, through the logic element EXCLUSIVE OR 8, the control unit of the reversible counter 9 reduces the number of transducer bits, and the next conversion cycle occurs with a conversion quantum value twice as large as the first cycle. The process of increasing the conversion quantum (or, accordingly, reducing the number of converter bits) continues until the difference 4Jx - Uo, in this case the logical element EXCLUSIVE OR B issues a command to the control unit by the reverse counter 9 to decrease the conversion quantum value. The process of changing the value of a quantum of conversion occurs during the entire cycle of operation of the following analog-digital converter. Thus, the next analog-to-digital converter enters the mode of tracking the input signal at the maximum speed and, in the tracking mode, changes the magnitude of the conversion quantum (or, respectively, the number of bits) depending on the rate of change of the input signal. , providing the minimum error of analog-digital conversion. Analog-to-digital converter containing a comparison unit, the first input is connected to the input signal bus, the second is connected to the output of the first digital-to-analog converter, and the output is connected to the input of the control unit, the output of which is connected to the first input of the reversible counter, the output of the reversible counter is connected to the input of the first digital-to-analog converter, which is based on the fact that, in order to expand the frequency range of the spectrum of the encoded signals, the second and third are introduced comparing guide blocks, an adder-calculator, exclusive-OR gate, the control block bits of the down counter, a memory unit and a second digital to analog transformations ii ll
/Vx 5 разователь, причем первые входы второго и третьего сравнивающих влоков соединены с ШИНОЙ входного сигнала, вторые их входы соединены с соответствующими выходами сумматора-вычислител , а выходы соединены с первым и вторым входами логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен со входом блока управлени разр дами реверсивного счетчика, первый выход которого соединен со втор лм входом реверсивного счетчика, а второй выход соединен через блок пам ти и второй цифро-аналоговый преобразователь - с первым входом сумматоравычитател , второй вход которого подключен к выходу первого цифро-аналогового преобразовател . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 52524, кл. Н 03 К 13/17, 1974. / Vx 5 razer, with the first inputs of the second and third comparing vlok connected to the BUS input signal, their second inputs are connected to the corresponding outputs of the adder-calculator, and the outputs are connected to the first and second inputs of the logic element EXCLUSIVE OR, the output of which is connected to the input of the control unit the bits of the reversible counter, the first output of which is connected to the second input of the reversible counter, and the second output is connected through the memory block and the second digital-analog converter to the first input of the totalizer A reader, the second input of which is connected to the output of the first D / A converter. Sources of information taken into account during the examination 1. USSR author's certificate No. 52524, cl. H 03 K 13/17, 1974.
2.Шл ндин В.М. Цифровые измерительные преобразователи и приборы, М., Высша школа, 1973, с.229.2. Shl ndin V.M. Digital measuring transducers and devices, M., Higher School, 1973, p.229.