Изобретение относитс к электроиэмерительной и вычиспитепьной технике и предназначено дл преобразовани широкополосных аналоговых сигналов в цифровой код. Известно устройство дл аналого-цифрового преобра.зовани , содержащее усилитель с переменньМ коэффициентом усилени , аналоговый сумматор, аналогоцифровой преобразователь и цифро-аналоговый преобразователь. На первый вход аналогового сумматора подаетс входной сигнал, второй вход соединен с выходом ци(йэо-аналогового преобразовател , выход аналогового сумматора соединен с входом усилител с переменным коэффициентом усилени , выход которого соединен с входом аналого-цифрового преобразовател 1 и 2 . Недостатком известного устройства вл етс низка точность аналого-цифрово го преобразовани широкополосных сигналов , воаникаюша из-за большой погрешности при кодировании высокочастотных составл ющих. Цель изобретени - повышение точноети устройства. Поставленна цель достигаетс тем, что в устройство дл аналого-цифрового преобразовани , содержащее аналоговый сумматор, первый вход которого соединен с входной шиной, второй вход - с ВЫ ходом первого цифро-аналогового прео разоБател , а выход - с входом усилител с переменным коэффициентом передачи , выход которого соединен с входом аналого-цифрового преобразовател , дополнительно введены сумматор, блок управлени , второй цифро-аналоговый преобразователь , реверсивный счетчик и .сра&ннваюшее устройство, причем выход блока управлени соединен с управл ющими входами усилител с переменным коэффициентом усилени , аналого-ци(} ового преобразовател , реверсивного счетчика Н сумматора, первый вход которого сс дийен с выходом аналого-цифрового npe«i393 разовател , второй вход - с выходом реверсивного счетчика и через второй ци4 ро-аналоговый преобразоватлль - с треть ро-аналоговый преобразователь - с третьим входом аналогового сумматора, Первый выход - с выходной шиной, второй выход - с входом первого цифро-аналогового преобразовател , при этом первый вход сравнивающего устройства соединен с входной шиной, второй вход - с выходом первого цифро-аналогового преобразовател , а выход - с входом реверсивного счетчика. На чертеже приведена блок-схема пред лагаемого устройства ал аналого-цифров го преобразовани . Устройство содержит аналоговый сумматор 1, усилитель 2, аналого-цифровой преобразователь 3, сумматор 4, первый цифро-аналоговый преобразователь 5, реверсивный счетчик 6, второй Ш1(}ро-аналоговый преобразователь 7, сравнивающее устройство 8, блок управлени 9. Первый вход сумматора 1 соединен с входом устройства, второй вход - с выхо дом ци(} с -аналогового преобразовател 7 выход - с входом усилител 2, которого соединен с входом аналого-цифрового преобразовател 3, выход которого соединен с первым входом сумматора 4 первый выход которого соединен с выходом устройства, второй выход - с входом первого цифр1 -аналогового преобразовател 5, второй вход -с выходом реверсивного счетчика 6, и с входом вто рого цифро-аналогового преобразовател 7 вход реверсивного счетчика б соединен с выходом сравнивающего устройства 8, пе вый вход которого соединен с входом уст ройства, второй вход - с выходом первого цифро-аналогового преобразовател 5, управл ющий вход реверсивного счетчи: ка 6 соединен с иыходсм блока управпе ни 9, который, кроме того, соединен с управл ющими входами сумматора 4, аналого-цифрового преобразовател 3 и усилител 2. Устройство работает следующим образом . При кодировании входного сигнала в двоичном коде весь цикл преобразовани разделен на К тактов. На каждом такте происходит определение NX разр дов двоичного кода. Полна разр дность выходного кода устройства зависит от числа разр дов NX блока аналого-цифрового преобразовател 3 и числа тактов К и в общем случае будет равно KN)(. 5 В начале работы импульсом Пуск в усилителе 2 устанавливаетс коэффициент передачи равный 1, регистры сумматора 4 и реверсивный счетчик 6 сбрасываетс в О, запускаетс аналого-цифровой преобразователь 3, который кодирует входной сигнал с числом разр дов NX . Код записываетс в сумматор 4 и поступает на вход цифр-э-аналогового преобразовател 5, с вь1хода которого аналоговый сигнал, соответствующий коду NX , поступает на вход аналогового сумматора 1, где вычитаетс из входного сигнала. По команде с блсжа управлени 9 в усилителе 2 устанавливаетс коэффициент передачи И начинаетс следующий такт преобразовани . Во втором такте преобразовани на вход аналого-цифрового преобразовател 3 поступает усиленна в раз сумма трех напр жений д р + ДАЙН- Д пр - статическа погрешность аналогоцифрового преобразовател 3, равна погрешности первого такта преобразовани , AAMVT динамическа погрешность, - напр жение, равное приращению входного сигнала за врем коммутации аналоговых элементов устройства. Усиленное раз напр жение ЛПР Ддцу1+ Р некоторых значени х Алии & может превышать предел измерени а налог о-циоров СУГО преобразовател 3 и в работе устройства произойдет сбой. Дл компенсации возникающей погрешности в структуру введены сравнивающее устройство 8, реверсивный счетчик 6 и второй цифро-аналоговый преобразователь 7, которые работают следующим образом. По окончании работы аналого-цифрового преобразовател 3 на первом такте преобразовани по команде с блока управлени 9 начинает работать реверсивный счетчик 6, который управл ет цифро-аналоговым преобразователем 7. В начальный момент времени напр жение с выхода второго ци({ро-аналргового преобразовател 7 равно О и на входе сравнивающего устройства 8 поступает измен ющийс вход- ной сигнал и посто нное напр жение с выхода первого цифро-аналогового преобразовател 5. При увеличении разницы между напр жением с выхода первого цифро-аналогового преобразовател 5 и входным сигналом второй цифро-аналогового преобразователь 7 начинает компенсировать это приращение, причем дискретность его равна дискретности аналого-цифрового преобразовател 3. На втсфом такте преобразовани вквглого-ци (|55овой преобразователь 3 кодирует напр жение с выхода усилител 2, равное Га Папр- ДАин л - .где компенсирующее напр жение с выход . второго in }4 t -aналогового преобразовате л 7. Полученный код делитс на и записываетс в сумматор 4, одновременно с этим в сумматор 4 записываетс код с реверсивного счетчика 6. Кс рекои возникающей погрещности происходит на всех тактах работы преобразовател , аналогично , как и на первом такте, вспеа ствии чего погрешность предлагаемого устройства при код1фованин высокочастотных составл ющих широкополосных сигналов существенно меньше и точность преобразовани повышаетс . Фор м у ла изобретени Устройство дли аналетч -цифрового преобразовани , содержащее аналогошлй сумматор , первый вход которого соединен с входной шино второй вход - с выходом первого цифро-аналогового преоб разовател , а выход - с входом усилител с переменным коэффициентом передачи , выход которого соединен с входом аналого-цифрового преобразовател , отличающеес , тем, что, с целью повышени точности, в него дополнит ь но введены сумматор, блок управлени , второй цифро-аналоговый преобразователь, реверсивный счетчик и сравнивающее устройство , причем выход блока управлени соединен с управл ющими входами усилител с переменным коэффициентом усилени , аналого-цифрового преобразовател , реверсивного счетчика и сумматора, первый вход которого соединен с выходе аналого-цифр(жого преобразовател , второй вход - с выходом реверсивного счет чика и через второй цифро-аналоговый прео азователь - с третьим входом аналого вого сумматора, первый выход - с выхооной шиной, второй выход - с входом пе{ вого цифро-аналогового преобразовател , при этом первый вход сравнивахлцего устройства соединев с входной шиной, второй вход - с выходом первого цифроа ш огоеого 1феобразовател , а шаход с выхоаом. реверсивного счетчика. Источники инф чзмацин, прин тые во ввпманве при экспертизе 1.Островерхов В. В. Динамические п(н решвоств авалого-цифровых преоброзоввтепей . М., Энерги , 1975, с. 5163 , 2.Шл ндин В.М. Цифровые измерительные хфео азователи и приборы. М., Высша школа , 1973, с. 239-240,(прототип )The invention relates to electrical measuring and computer technology and is intended to convert wideband analog signals into a digital code. A device for analog-to-digital conversion is known, comprising an amplifier with variable gain factor, an analog adder, an analog-to-digital converter and a digital-to-analog converter. The input signal is supplied to the first input of the analog adder, the second input is connected to the output of qi (a analog analog converter, the output of the analog adder is connected to the amplifier input with a variable gain, the output of which is connected to the input of the analog-digital converter 1 and 2. The low accuracy of the analog-to-digital conversion of wideband signals, voikikayusha due to the large error in the coding of high-frequency components. and device. The goal is achieved by the fact that a device for analog-to-digital conversion containing an analog adder, the first input of which is connected to the input bus, the second input is connected to the output of the first digital-analogue preamplifier, and the output is connected to the input of the amplifier with variable transfer coefficient, the output of which is connected to the input of an analog-to-digital converter, an adder, a control unit, a second digital-to-analog converter, a reversible counter, and a spring & device are inputted, with the output the control locator is connected to the control inputs of the amplifier with variable gain, analog-to-qi (} a new converter, reversible counter H of the adder, the first input of which is connected to the analog-to-digital output of the rapper npe "i393, the second input - with the output of the reversible counter and through the second qi4 ro-analog converter - with a third po-analog converter - with the third input of the analog adder, the first output - with the output bus, the second output - with the input of the first digital-analog converter, with the first input with the equalizing device is connected to the input bus, the second input is connected to the output of the first D / A converter, and the output is connected to the input of the reversible counter. The drawing shows a block diagram of the proposed analog-digital conversion device. The device contains an analog adder 1, an amplifier 2, an analog-to-digital converter 3, an adder 4, a first digital-to-analog converter 5, a reversible counter 6, a second SH1 (} po-analog converter 7, a comparison device 8, a control unit 9. The first input of the adder 1 is connected to the input of the device, the second input is from the qi output (} from the analog converter 7 output to the input of an amplifier 2, which is connected to the input of the analog-digital converter 3, the output of which is connected to the first input of the adder 4 whose first output with the output of the device, the second output with the input of the first digits of the 1-analog converter 5, the second input with the output of the reversing counter 6, and with the input of the second digital-analog converter 7 the input of the reversing counter b is connected to the output of the comparison device 8, the first input which is connected to the input of the device, the second input is connected to the output of the first digital-analog converter 5, the control input of the reversing counter: 6 is connected to the output of the control unit 9, which is also connected to the control inputs of the adder 4, analog -digital converter 3 and amplifier 2. The device operates as follows. When encoding the input signal in binary code, the entire conversion cycle is divided into K clock cycles. On each clock cycle, the NX binary code bits are determined. The total width of the output code of the device depends on the number of bits NX of the analog-digital converter unit 3 and the number of clock cycles K and will generally be KN) (. 5 At the start of the pulse operation, amplifier 2 sets the gain to 1, adder registers 4 and the reversible counter 6 is reset to O, starts analog-to-digital converter 3, which encodes the input signal with the number of bits NX. The code is written to adder 4 and is fed to the input of digital-to-analog converter 5, from whose output the analog signal corresponding to the NX code is fed to the input of the analog adder 1, where it is subtracted from the input signal. At the command of control 9 in amplifier 2, the transmission coefficient is set to AND the next conversion cycle begins. In the second conversion cycle, the amplified signal arrives at the input of the analog-digital converter 3. times the sum of the three voltages dp + dain-dp is the static error of the analog-digital converter 3, is equal to the error of the first conversion cycle, AAMVT is the dynamic error, is the voltage equal to the increment input signal during the switching time of the analog elements of the device. The increased voltage of the decision maker Ddtsu1 + P some values of Aliya & may exceed the measurement limit of the tax of the OCS SUGO converter 3 and the device will fail. To compensate for the resulting error, a comparison device 8, a reversible counter 6, and a second digital-to-analog converter 7 are introduced into the structure, which operate as follows. At the end of the operation of the analog-digital converter 3, at the first conversion cycle, a command from the control unit 9 starts the reversible counter 6, which controls the digital-analog converter 7. At the initial time, the voltage from the output of the second qi ({ro-analog converter 7 equal to O and the input of the comparator 8 receives a variable input signal and a constant voltage from the output of the first digital-to-analog converter 5. As the difference between the voltage from the output of the first digital-to-analog increases and the input signal of the second digital-to-analog converter 7 begins to compensate for this increment, and its discreteness is equal to the discreteness of the analog-digital converter 3. On the tsf circuit, the vcglogo-qi transform (| 55th transducer 3 codes the voltage from the amplifier 2) Papr-Daen l - where is the compensating voltage from the output of the second in} 4 t -analog converter 7. The resulting code is divided into and written to adder 4, at the same time the code with reversing is written to adder 4 The countercore of the occurring error occurs on all the operation cycles of the converter, similarly to the first cycle, whereupon the error of the proposed device when the frequency components of the wideband signals is significantly less and the conversion accuracy is improved. Formula of the Invention A device for digital-to-digital conversion containing an analog adder, the first input of which is connected to the input bus of the second input - with the output of the first digital-analog converter, and the output - with the input of an amplifier with a variable transmission coefficient, the output of which is connected to An analog-to-digital converter input, characterized in that, in order to improve accuracy, an adder, a control unit, a second digital-to-analog converter, a reversible counter, and a comparison device are added to it the output of the control unit is connected to the control inputs of the variable gain amplifier, analog-digital converter, reversible counter and adder, the first input of which is connected to the output of the analog-digit (a flexible converter, the second input - to the output of the reverse counter and through the second digital-analogue converter - with the third input of the analog adder, the first output - with the bus output, the second output - with the input of the first digital-analogue converter, and the first input of the comparator wa is connected to an input bus, the second input - with the output of the first tsifroa br ogoeogo 1feobrazovatel and shahod with vyhoaom. reversible counter. Sources of information infusion taken in the expert's examination 1.V.V.Osterverkhov. Dynamic solutions (resolution of avalo-digital conversion). M., Energiya, 1975, p. 5163, 2.Shlndin VM Digital measuring devices and devices. M., Higher School, 1973, pp. 239-240, (prototype)