SU822209A1

SU822209A1 - Device for transform of coordinates

Info

Publication number: SU822209A1
Application number: SU792786175A
Authority: SU
Inventors: Владимир Сергеевич Бочаров; Анатолий Васильевич Меньшов
Priority date: 1979-06-29
Filing date: 1979-06-29
Publication date: 1981-04-15

Description

(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ КООРДИНАТ(54) DEVICE FOR TRANSFORMING COORDINATES

1one

Изобретение относитс к аналоговой вычислительной технике и может быть использовано, в частности дл получени вращающейс со скольжением системы координат при исследовании энергосистем.The invention relates to analog computing and can be used, in particular, to obtain a coordinate-rotating coordinate system in the study of power systems.

Известно устройство, содержащее гармонический преобразователь, запоминанхцие устройства и сумматор л частот 1.A device is known that contains a harmonic transducer, memorizes the device and an adder and frequency 1.

Недостатком этого устройства вл етс невысока точность.A disadvantage of this device is its low accuracy.

Наиболее близким по технической сущности вл етс устройство дл преобразовани координат, содержащее гармонический преобразователь, фильтр сумматор частот 2 .The closest in technical essence is a device for transforming coordinates, which contains a harmonic converter, a frequency adder filter 2.

Недостаток данного устройства низкое быстродействие и невысока точность, обусловленные запаздыванием которое создает фильтр при скачкообразном изменении входного сигнала.The disadvantage of this device is low speed and low accuracy, due to the delay which creates a filter when the input signal changes abruptly.

Цель изобретени - повышение точности и быстродействи .The purpose of the invention is to increase accuracy and speed.

Указанна цель достигаетс тем, что в устройстве, содержащем сумматор частот, первый вход которого соединен с шиной задани частоты скольжени , а второй - с шиной опорной частоты, и гармонический преобразователь входы которого вл ютс входами устройства , гармонический преобразователь содержит три инвертора, четыре ключа, два триггера, два блока масштабировани , два цифроаналоговых преобразовател , первый дешифратор и реверсивный счетчик, а сумматор частот содержит преобразователь напр жение-частота, блок пам ти, второй дешифратор и счет0 чик, при этом первый вход сумматора частот соединен с входом преобразовател напр жение-частота, выходы положительного и отрицательного скольжени которого подключены к соответст5 вующим входам блока пам ти, выход которого соединен с первым входом второго дешифратора, выход которого соединен с первым входом счетчика,- второй вход которого соединен с шиной This goal is achieved by the fact that in a device containing a frequency adder, the first input of which is connected to the slip frequency bus, and the second to the reference frequency bus, and the harmonic converter whose inputs are device inputs, the harmonic converter contains three inverters, four keys, two triggers, two scaling units, two digital-to-analog converters, a first decoder and a reversible counter, and the frequency adder contains a voltage-frequency converter, a memory unit, a second decoder, and counter, the first input of the frequency adder is connected to the input of the voltage-frequency converter, the positive and negative slip outputs of which are connected to the corresponding inputs of the memory unit, the output of which is connected to the first input of the second decoder, the output of which is connected to the first input of the counter, - the second input of which is connected to the bus

0 опорной частоты, первый выход счетчика подключен к управл ющему входу блока пам ти и к второму входу дешифратора , второй выход счетчика соединен со счетным входом реверсивного счет5 чика гармонического преобразовател , первый и второй входы устройства через последовательно соединенные соответственно первый и второй инвертор и первый и второй ключ, а также через 0 of the reference frequency, the first output of the counter is connected to the control input of the memory unit and to the second input of the decoder, the second output of the counter is connected to the counting input of the reversible counter of the harmonic converter, the first and second inputs of the device through the first and second inverters connected in series respectively and first and second key and also through

0 тоетий и четвертый ключ св зан с входом соответственно первого и второго блока масштабировани , их выходы прдключены к первым входам соответственно первого и второго цифроаналогового преобразовател , второй выход первого дешифратора подключен к вход второго триггера, первый выход которого соединен с управл клцими входами первого и второго ключей, а второй выход - с управл кхцими входами третьго и четвертого ключей, выход реверсивного счетчика соединен с вторым входом первого цифроаналогового преобразовател и через третий инвертор с вторым входом второго цифроаналогового преобразовател , выходы цифроаналоговых преобразователей вл ютс выходами устройства.0 and the fourth key is connected to the input of the first and second scaling unit, respectively, their outputs are connected to the first inputs of the first and second digital to analogue converters, respectively, the second output of the first decoder is connected to the input of the second trigger, the first output of which is connected to the control inputs of the first and second keys, and the second output - with control of the third and fourth keys, the output of the reversible counter is connected to the second input of the first digital-to-analog converter and through the third inver The torus with the second input of the second digital-to-analog converter, the outputs of the digital-analog converters are outputs of the device.

На чертеже представлена блок-схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.

Устройство содержит гармонический преобразователь 1, инвертор 2 и 2у, ключи 3, 32, 42, блоки 5 и 5 масштабировани , цифроангшоговые преобразователи 6 и 62, триггеры 7 и 6, дешифратор 9, реверсивный счетчик 10, инвертор 11, сумматор 12 частоты, преобразователь напр жение-частота 13, блок 14 пам ти, деШИФР0ТОР 15, счетчик 16, входы 17 и 1в, выходы 19 и 20.The device contains a harmonic converter 1, an inverter 2 and 2y, keys 3, 32, 42, blocks 5 and 5 scaling, digital-angular converters 6 and 62, triggers 7 and 6, a decoder 9, a reversible counter 10, an inverter 11, an adder 12 frequency, a converter voltage-frequency 13, memory block 14, decipher 15, counter 16, inputs 17 and 1c, outputs 19 and 20.

Устройство работает следующим образом .The device works as follows.

На входы 17 и 18 поступают напр жени , пропорциональные ортогональным составл ницим и и Un преобразуемой величины.В устройстве формируютс сигналы Voltages proportional to the orthogonal composition and and Un of the converted quantity are applied to inputs 17 and 18. The signals are generated in the device

Jda d,-nf()t, Jda d, -nf () t,

V V ° TrUo -icKH, 2) где fo - опорна частота вращени координат, fen частота скольжени , К - коэффициент.V V ° TrUo-icKH, 2) where fo is the reference frequency of rotation of coordinates, fen is the slip frequency, K is a coefficient.

При этом в устройстве используетс принцип кусочно-линейного формировани синуса и косинуса с заполнением отрезков ступенчато измен ющимс напр жением. Частота заполнени формируетс сумматором частот 12 Приотсутствии скольжени опорна частота f с коэффициентом пересчета (делени ) Кд-32 поступают на вход реверсивного счетчика 10.In this case, the device uses the principle of piecewise linear formation of sine and cosine with filling segments with stepwise varying voltages. The filling frequency is formed by the frequency adder 12 In the absence of a slip, the reference frequency f with a conversion factor (division) Cd-32 is fed to the input of the reversible counter 10.

Входные напр жени Uj и Uq поступают на входы масштабируюедих блоков 5 с инвертированием или пр мо в зависимости от того, какой участок синусоиды и косинусоиды воспроизводитс . Напр жение на интервале от О до 11/2 формируетс работой шестиразр дного реверсивного счетчика 10 от нул в режиме суммировани импульсов до максимального значени (11111 На участке от к/2 до ft счетчик 10 работает на вычитание. В момент обнулени счетчика 10 происходит переклюThe input voltages Uj and Uq are fed to the inputs of the scaled units 5 with inversion or directly, depending on which portion of the sine wave and cosine wave are reproduced. The voltage in the interval from 0 to 11/2 is formed by the operation of a six-bit reversible counter 10 from zero in the pulse summing mode to the maximum value (11111 In the area from k / 2 to ft, the counter 10 is subtracted. At the time of zeroing the counter 10, the switch occurs

чение пр мого значени Uj на инверсное с помощью дешифратора 9, триггера 7 и ключей 3 и 4.the direct value of Uj is inverted using a decoder 9, trigger 7, and keys 3 and 4.

Участок синусоиды от О разбит на 7 отрезков (от нул до7(/8) , далее равномерно черезТ1/ю. Каждому из них соответствуют определенные кодовые комбинации счетчика 10. При переходе с одного участка аппроксимации на другой производитс переключением масштабов в блоках 5 посредством дешифратора 9, привод щее к из енению величины приращени напр жени на выходах цифроаналоговых преобразователей б.The area of the sinusoid from O is divided into 7 segments (from zero to 7 (/ 8), then evenly through T1 / Yu. Each of them corresponds to certain code combinations of the counter 10. When switching from one area of approximation to another, it is performed by switching the scales in blocks 5 by means of a decoder 9 resulting in the measurement of the voltage increment at the outputs of digital-to-analog converters b.

Из-за того, что с выхода инвертора 11 на блок б2 поступает инверсный код, напр жение сдвинуто относительно на 90. Оба напр жени поступают на выход устройства. Переключение реверсивного счетчика 1 с суммировани на вычитание и обратно производитс от триггера знака 8.Due to the fact that the inversion code from the inverter 11 to the block b2 receives an inverse code, the voltage is shifted relative to 90. Both voltages are fed to the output of the device. The switching of the reversible counter 1 from summation to subtraction and back is performed from the trigger of sign 8.

При наличии напр жени на входе преобразовател 13 на одном из его выходов в зависимости от знака напр жени по вл ютс импульсы,которые поступают в блок пам ти 14 и через дешифратор 15 воздействуют на счетчик 16 измен его коэффициент пересчета в ту или иную сторону. Так, при отсутствии скольжени коэффициент пересчета равен .If there is voltage at the input of the converter 13, pulses appear at one of its outputs, depending on the voltage sign, and go to the memory unit 14 and through the decoder 15 affect the counter 16 by changing its conversion factor to one side or the other. Thus, in the absence of slip, the conversion factor is

Дл обеспечени плавной девиации частоты в ту или иную сторону в пределах 6% от номинала в устройстве производитс укорочение или удлинение определенного числа интервалов между импульсами, идущими со счетчика 16, изменением его коэффициента пересчета до или , т.е. на 6%. Число таких изменений интервалов за период выходного колебани и определ ет величину девиации выходной частоты.Так, если укорачиваютс или удлин ютс все интервалы между выходными импульсами счетчика 16, то выходна частота измен етс на 6% Шаг изменени частоты составл ет 0,025%, что соответствует наличию только одного измененного интервала из 252, составл ющих целый период выходного колебани .To ensure smooth frequency deviation in one direction or another within 6% of the nominal, the device shortens or lengthens a certain number of intervals between pulses coming from counter 16 by changing its conversion factor to or, i.e. by 6%. The number of such interval changes during the output oscillation period and determines the magnitude of the output frequency deviation. So, if all the intervals between the output pulses of the counter 16 are shortened or lengthened, the output frequency changes by 6%. The frequency change step is 0.025%, which corresponds to only one modified interval of 252, constituting a whole period of the output oscillation.

Таким образом, импульсы скольжени преобразовател 13 по вл ютс не чаще чем один раз за период счета ИМПУЛЬСОВ опорной частоты до 32.Thus, the slip pulses of the transducer 13 appear no more than once per counting period of the pulse frequency reference to 32.

Claims

When the next negative slip pulse appears, the decoder 15 switches the counter 16 to the counting mode up to 34 pulses. After the appearance of the output pulse of the counter 16 in the memory unit 14 and the decoder 15 is returned to the initial state. With the appearance of the next positive slip pulse, two situations are possible. The first pulse appears earlier than the code combination of the output of counter 16 has reached 30, In this case, the decoder 15 has time to transfer the counter to the account mode to 30, after reaching this number, the memory block 14, the decoder 15 and the counter 16 are returned to their original state the In the second situation, a positive slip pulse appears in the interval when the contents of the counter 16 is 30 or 31. In this case, there are no conditions for generating a control signal in the decoder to change (decrease) the interval in the current counting period. Corresponding shortening is performed in the next interval (memory block 14 does not zero and maintains information on the presence of positive slip for the next period). The technical and economic effect from the use of the invention is due to the need for accurate and inertialess transformation of coordinates when studying transients in | Complex power systems. The invention of a device for converting coordinates, containing an adder, often the first input of which is connected to the slip frequency bus, and the second to the reference frequency bus, and a harmonic converter, whose inputs are device inputs, characterized in that, in order to improve accuracy and speed, the harmonic converter contains three inverters, four keys, two triggers, two scaling units, two digital-to-analog converters, the first decoder and a reversible counter, and the adder hour It contains a voltage-frequency converter, a memory unit, a second decoder and a counter, the first input of the frequency adder is connected to the input of the voltage-frequency converter, the positive and negative slip outputs of which are connected to the corresponding memory block, the output of which is connected to the first input of the second decoder, the output of which is connected to the first input of the counter, the second input of which is connected to the frequency reference bus, the first output of the counter is connected to the control input of the terminal unit and to the second The decoder input, the second counter output is connected to the counting input of the reversible counter of the harmonic converter, the first and second inputs of the device through the first and second inverter and the first and second switches connected in series respectively and also the third and fourth switches respectively to the input of the first and second switches. the scaling unit, their outputs are connected to the first inputs of the first and second digital-to-analog converter, respectively, the second output of the first decoder is connected to the input of the second trigger The first output of which is connected to the control inputs of the first and second keys, and the second output to the control inputs of the third and fourth keys, the output of the reversing counter is connected to the front input of the first digital-to-analog converter and through the third inverter with the second input of the second digital-analog output. The converter, digital-to-analog converter outputs are device outputs. Sources of information taken into account in the examination 1. The author's certificate of the USSR 257157, cl. G 06 G 7/22, 1967.

2. USSR author's certificate number 286360, cl. G 06 G 7/62, 1967 (prototype).