SU830430A1 - Function generator - Google Patents

Function generator Download PDF

Info

Publication number
SU830430A1
SU830430A1 SU792814369A SU2814369A SU830430A1 SU 830430 A1 SU830430 A1 SU 830430A1 SU 792814369 A SU792814369 A SU 792814369A SU 2814369 A SU2814369 A SU 2814369A SU 830430 A1 SU830430 A1 SU 830430A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
converter
inputs
analog
Prior art date
Application number
SU792814369A
Other languages
Russian (ru)
Inventor
Геннадий Александрович Калинин
Original Assignee
Харьковский Институт Радио-Электроники
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский Институт Радио-Электроники filed Critical Харьковский Институт Радио-Электроники
Priority to SU792814369A priority Critical patent/SU830430A1/en
Application granted granted Critical
Publication of SU830430A1 publication Critical patent/SU830430A1/en

Links

Landscapes

  • Feedback Control In General (AREA)

Description

(54) ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ(54) FUNCTIONAL CONVERTER

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано , в частности .в гибридных вычислительных системах и устройствах. Известен функциональный преобразователь , содержащий блок управлени , многостабильный элемент, коммутаторы и блоки задани  абсцисс и ординат, широтно-импульсный модул тор, блок буферных усилителей и выходной нелинейный интерпол тор 1. Известен также функциональный преобразователь , содержащий регистр аргумента, цифроаналоговые преобразователи, управл емые делители напр жени , дещифратор, функциональную проводимость и операционный усилитель 2. Недостаток этих устройств - конструктивна  сложность. Наиболее близким по технической сущности и достигаемому результату к предлагаемому  вл етс  функциональный преобразователь , содержащий аналого-цифровой преобразователь, подключенный входом к шине ввода аргумента и к сигнальному входу управл емого инвертора, а выходами - к входам блока пам ти, выходы которого соединены со входами первого и второго регистров, подключенных выходами разр дов к цифровым входам соответственно первого и второго цифроаналоговых преобразователей , соединенных выходами с входами выходного сумматора, причем аналоговый вход первого цифроаналогового преобразовател  подключен к выходу управл емого инвертора, соединенного управл ющим входом с выходом знакового разр да первого регистра, а аналоговые входы второго цифроаналогового преобразовател  подключены к щинам опорных напр жений 3. Недостатком этого преобразовател  при фиксированном объеме блока пам ти  вл етс  пониженна  точность функционального преобразовател , что обусловлено использованием только кусочно-линейного характера аппроксимации функций. Цель изобретени  - повыщение точности функционального преобразовани . Поставленна  цель достигаетс  тем, что в функциональный преобразователь, содержащий аналого-цифровой преобразователь, подключенный входом к шине ввода аргумента , а выходами - к йходам блока пам ти, выходы которого соединены со входами первого и второго регистров, подключенных выходами разр дов к цифровым входам соответственно первого и второго цифроаналоговых преобразователей, соединенных выходами с входами выходного сумматора, причем аналоговый вход первого цифроаналогового преобразовател  подключен к выходу управл емого инвертора, соединенного управл ющим входом с выходом знакового разр да первого регистра, а аналоговые входы второго цифроаналогового преобразовател  подключены к шинам опорных напр жений, дополнительно введены множительный блок, триггер и управл емый переключатель, соединенный первым сигнальным входом с выходом множительного блока, вторым сигнальным входом - с шиной ввода аргумента и с входами множительного блока, выходом - с сигнальным входом управл емого инвертора, а управл ющим входом - с выходом триггера, вход которого подключен к выходу признака функции блока пам ти .The invention relates to automation and computing and can be used, in particular, in hybrid computing systems and devices. A functional converter is known that contains a control unit, a multistable element, switches and blocks for specifying abscissas and ordinates, a pulse-width modulator, a block of buffer amplifiers, and an output non-linear interpolator 1. Also known is a functional converter containing an argument register, digital-to-analog converters, controllable dividers voltages, descrambler, functional conductivity, and operational amplifier 2. The disadvantage of these devices is structural complexity. The closest in technical essence and the achieved result to the proposed is a functional converter containing an analog-to-digital converter connected by an input to an argument input bus and to a signal input of a controlled inverter, and outputs to inputs of a memory block whose outputs are connected to inputs of the first and second registers connected to the outputs of the bits to the digital inputs of the first and second digital-to-analog converters, respectively, connected by outputs to the inputs of the output adder, with The analog input of the first digital-to-analog converter is connected to the output of a controlled inverter connected by a control input to the output of a sign bit of the first register, and the analog inputs of the second digital-analog converter are connected to the reference voltage 3. The disadvantage of this converter with a fixed memory block is the reduced accuracy of the functional converter, which is due to the use of only the piecewise linear nature of the approximation of functions. The purpose of the invention is to increase the accuracy of the functional transformation. The goal is achieved in that a functional converter containing an analog-to-digital converter connected by input to the input argument bus, and outputs to the inputs of a memory block whose outputs are connected to the inputs of the first and second registers connected to the outputs of the bits to digital inputs, respectively the first and second digital-to-analog converters connected by outputs to the inputs of the output adder, the analog input of the first digital-to-analog converter connected to the output of the controlled inverter the main input connected to the control input with the output of the sign bit of the first register, and the analog inputs of the second digital-to-analog converter are connected to the reference voltage buses; a multiplying unit, a trigger and a control switch connected by the first signal input to the multiplication unit output are added, the second signal input - with the argument input bus and with the inputs of the multiplying unit, the output with the signal input of the controlled inverter, and the control input with the output of the trigger, whose input is connected to Exit feature memory block These functions.

На чертеже изображена блок-схема функционального преобразовател .The drawing shows a block diagram of the functional Converter.

Преобразователь содержит аналого-цифровой преобразователь 1, подключенный входом к шине 2 ввода аргумента х, а выходами - к входам блока 3 пам ти.- Выходы блока 3 соединены со входа.ми первого и второго регистров 4 и 5, подключенных выходами разр дов к цифровым входам соответственно первого и второго цифроаналоговых преобразователей 6 и 7, соединенных выходами с входами выходного сумматора 8. Аналоговый вход первого преобразовател  6 подключен к выходу управл емого инвертора 9, соединенного управл ющим входом с выходом знакового разр да регистра 4. Аналоговые входы преобразовател  7 подключены к шинам опорных напр жений ± Uo Управл емый переключатель 10 соединен первым сигнальным входом с выходом множительного блока 11, вторым сигнальным входом - с шиной 2 ввода аргумента и с входами множительного блока 11, выходом - с сигнальным входом инвертора 9, а управл ющим входом - с выходом триггера 12. Вход триггера 12 подключен к выходу признака функции блока 3 пам ти. Преобразователь работает следующим образом.The converter contains an analog-to-digital converter 1 connected by an input to bus 2 of the input argument x, and outputs to the inputs of memory block 3. The outputs of block 3 are connected to the inputs of the first and second registers 4 and 5 connected by bits to digital outputs. inputs, respectively, of the first and second digital-to-analog converters 6 and 7, connected by outputs to the inputs of the output adder 8. The analog input of the first converter 6 is connected to the output of a controlled inverter 9, connected by a control input with an output of sign digit 4. Analog inputs of converter 7 are connected to the reference voltage buses ± Uo Controllable switch 10 is connected by the first signal input to the output of the multiplying unit 11, the second signal input to the bus 2 input of the argument and to the inputs of the multiplying unit 11, the output to the signal input the inverter 9, and the control input with the trigger output 12. The trigger input 12 is connected to the output of the sign of the function of the memory block 3. The Converter operates as follows.

Аргумент X воспроизводимой функции у f(x) поступает с шины 2 на вход преобразовател  1, осуществл ющего преобразование входного знакопеременного напр жени  в код номера интервала аппроксимации. По этому коду блок 3 пам ти, снабженный цеп ми адресадии дл  отражени  к соответствующим запоминающим  чейкам, выдает на своих выходах коды коэффициентов аппроксимации aj, bj и код признака ( О или 1) вида воспроизводимой функции на данном j-OM интервале аппроксимации . Коды с выходов блока 3 пам ти поступают соответственно на регистры 4 и 5 и вход триггера 12 (выполненного, например в виде D-триггера). С помощью регистра 4 осуществл етс  управление коэффициентом передачи преобразовател  6, причем знакThe argument X of the reproduced function at f (x) comes from bus 2 to the input of converter 1, which converts the input alternating voltage into the code of the approximation interval number. According to this code, the memory unit 3, equipped with adresa chains for reflection to the corresponding memory cells, at its outputs issues the codes of the approximation coefficients aj, bj and the code of the feature (O or 1) of the type of the reproduced function in the given j-OM approximation interval. Codes from the outputs of memory block 3 are received respectively on registers 4 and 5 and trigger input 12 (performed, for example, in the form of a D-flip-flop). With the help of register 4, the transmission coefficient of converter 6 is controlled, and

5 кода коэффициента , вводимого в регистр 4, управл ет режимом работы инвертора 9, переключа  последний либо в режим инвертировани , либо в режим пр мой передачи напр жени , поступающего на его сигнальный вход. Регистр 5, в который вводитс 5, the coefficient code entered into register 4 controls the operation mode of the inverter 9, switching the latter either to inversion mode or to the mode of direct transmission of the voltage supplied to its signal input. Register 5, which is entered

° код коэффициента , управл ет коэффициентом передачи преобразовател  7. Выходное напр жение преобразователей б и 7 суммируетс  на сумматоре 8, напр жение с выхода которого поступает на выход пре5 образовател .The coefficient code controls the transfer coefficient of the converter 7. The output voltage of the converters B and 7 is summed on the adder 8, the voltage from the output of which goes to the output of the converter.

Если код признака функции j О, то триггер 12 находитс  в нулевом состо нии, при котором на выход управл емого переключател  10 поступает напр жение с его второго сигнального входа, т. е. с щины 2. 0 в этом случае выражение дл  аппроксимирующей функции на j-OM интервале аппроксимации имеет видIf the feature code of the function j O, then the trigger 12 is in the zero state, in which the output of the controlled switch 10 is supplied with voltage from its second signal input, i.e. from level 2. 0 in this case, the expression for the approximating function on j-OM approximation interval has the form

Y ±ajx ± bj. Если же 1, то триггер 12 переходитY ± ajx ± bj. If 1, then trigger 12 passes

5 в единичное состо ние и переключает переключатель 10, подключа  к его выходу выход множительного блока 11, работающего в режиме возведени  в квадрат входного аргумента . При этом выражение дл  аппроксимирующей функции принимает вид5 into one state and switches the switch 10, connected to its output the output of the copying unit 11 operating in the squaring mode of the input argument. The expression for the approximating function takes the form

30у ± aj X 2 ± bj30y ± aj X 2 ± bj

Таким образом, предлагаемый преобразователь по сравнению с известным повыщает точность функционального преобразовани , так как в зависимости от особенностей исходной аппроксимируемой функции на каждом интервале аппроксимации используетс  то приближение (лицейное или квадратичное ), которое позвол ет получить меньшую погрешность преобразовани .Thus, the proposed converter, in comparison with the known, increases the accuracy of the functional transformation, since depending on the features of the initial approximated function, each approximation interval uses the approximation (lymphatic or quadratic), which allows to obtain a smaller conversion error.

Claims (3)

1. Авторское свидетельство СССР № 696490, кл. G 06 G 7/26 1977.1. USSR author's certificate number 696490, cl. G 06 G 7/26 1977. 2.Авторское свидетельство СССР № 367543, кл. G 06 G 7/26, 1971.2. USSR author's certificate number 367543, cl. G 06 G 7/26, 1971. 3.Авторское свидетельство СССР3. USSR author's certificate № 698010, кл. G 06 G 7/26, 1978 (прототип).No. 698010, cl. G 06 G 7/26, 1978 (prototype).
SU792814369A 1979-08-29 1979-08-29 Function generator SU830430A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792814369A SU830430A1 (en) 1979-08-29 1979-08-29 Function generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792814369A SU830430A1 (en) 1979-08-29 1979-08-29 Function generator

Publications (1)

Publication Number Publication Date
SU830430A1 true SU830430A1 (en) 1981-05-15

Family

ID=20848284

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792814369A SU830430A1 (en) 1979-08-29 1979-08-29 Function generator

Country Status (1)

Country Link
SU (1) SU830430A1 (en)

Similar Documents

Publication Publication Date Title
SU830430A1 (en) Function generator
RU2822616C1 (en) Analogue-to-digital converter
SU698010A1 (en) Function converter of two variables
SU949662A1 (en) Multiplying-dividing device
SU1309086A1 (en) Analog storage
SU606205A1 (en) Analogue-digital converter
SU902026A1 (en) Multiplier-dividing device
SU1249547A1 (en) Function generator
SU1022183A1 (en) Function generator
SU1010615A1 (en) Hybride device for division
SU858207A1 (en) Reversible analogue-digital converter
SU1403078A1 (en) Function converter
SU907795A1 (en) Follow-up analogue-digital converter
SU741285A1 (en) Device for piece-linear approximation of time-related functions
SU503258A1 (en) Digital-analog computing device
SU503261A1 (en) Sine-cosine functional converter
SU769730A1 (en) Information converting device
SU884131A1 (en) Frequency converter
SU580564A1 (en) Digital-analogue piecewise linear approximator
SU1520657A1 (en) Analog-digital converter
SU805335A1 (en) Digital function generator
SU940296A1 (en) A-d converter with automatic correction
SU696489A1 (en) Decoding function generator
SU955099A1 (en) Computing device
SU1018234A1 (en) Analog/digital converter