(5) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО(5) COMPUTATIONAL DEVICE
Изобретение относитс к вычисли- тельной технике и может быть использовано в аналоговых и комбинированны вычислительных и моделирующих устрой ствах и системах. Изыестны аналого-цифровые функциональные преобразователи универсального типа, содержащие резисторы, опе рационные усилители, кодоуправл емые линейные и ключевые схемы, генераторы , цифровые блоки и т. п. lj . Основными недостатками их вл ютс сложность аппаратуры и управлени , низка точность за счет квантовани и в целом пониженное быстродействие. Наиболее близким к за вл емому, по функциональному назначению, принципу действи и технической сущности вл етс вычислительное устройство, состо щее из набора взаимосв занных одинаковых решающих блоков и блока управлени . Настройка на заданную функцию осуществп етс подачей кодового сигнала на входы управлени решающих блоков. Выполнение функционального преобразовани в известном устройстве осуществл етс аналогссзым способом после подами на соответствующие входы вычислительного устройства значений операндов в виде напр жений 2 . Расширение набора генерируемых функций в нем осуществл етс увеличением количества решающих -блоков, сосоедин емых определенным образом. При этом с PQCTOM количества решающих блоков увеличиваетс их сложность за счет увеличени числа входных цепей (коммутаторов). Кроме того, путем такого усложнени не удаетс рас ширить диапазон аргументов генерируемых функций и сформировать р д новых типов функций, например степенных . Кроме того, известное устройство имеет недостаточную точность и быстродействие. 3955 Цель изобретени - повышение точности вычислени , повышение быстродей стви и расширение диапазона изменени входных сигналов. Поставленна цель достигаетс тем, что в вычислительное устройство, содержащее группу решающих блоков, каждый из которых состоит из трех сумматоров, блока умножени и трех коммутаторов, управл ющие входы которых вл ютс группой управл ющих I входов решающего блока и подключены к группе входов задани кода операции вычислительного устройства, а выходы коммутаторов подключены к входам пер-Л5 iвого сумматора, выход которого подключен к первому входу блока умножени , второй вход блока умножени вл етс первым информационным входом решающего блока, а выход блока умножени соединен с первыми входами вто рого и третьего сумматоров, второй вход второго сумматора вл етс втоI рым информационным входом каждого ре тающего блока группы и подключен к соответствующему информационному вхо ду группы информационных входов вычислительного устройства а выход второго сумматора подключен к второму входу третьего сумматора, к сигнальному входу первого комму тора этого решающего блока и к сигнальному входу второго коммутатора следующего решающего блока группы, сигналь ный вход третьего коммутатора каждого решающего блока соединен с выходом второго сумматора следующего решающего блока группы, а выход третье го сумматора вл етс выходом решающего блока и подключен к группе выхо дов группы решающих блоков, введены дополнительные группы решающих блоков , выполненных аналогично решающим блокам основной группы, и управл емы инвертор, информационный вход которого вл етс информационным, а управл ющий вход - управл ющим, входом вычислительного устройства, а выход подключен к первым информационным входам решающих блоков всех групп, групп управл ющих входов решающих бл ков дополнительных групп соединены с группой .входов задани кодов операции вычислительного устройства, пр чем выход каждого решающего блока каждой группы подсоединен к второму информационному входу соответствующего решающего блока следующей группы , а выходы решающих блоков последней дополнительной группы вл ютс группой выходов вычислительного устройства . На фиг. 1 изображена блок-схема предлагаемого вычислительного устройства; на фиг. 2 - функциональна схема решающего блока вычислительного устройства. Вычислительное устройство (фиг. 1) содержит последовательно соединенные по основным входам и выходам п групп 1 решающих блоков, состо щих из одинаковых решающих блоков 2, а также управл емый инвертор 3- Выход управл емого инвертора 3, входы которого ЯВЛЯЮТСЯ информационным k и управл ющим 5 входами вычислительного устройства , соединен с первыми информационными входами 6 всех решающих блоков 2, группа входов 7 задани кодов операции вычислительного устройства . роединена с управл ющими входами решаю цу1х. блоков 2. Выходы решающих блоков 2 вл ютс группой 8 выходов групп решающих блоков 1, причем вторые информационные входы первой групИы решающих блоков вл ютс группой информационных входов 9 вычислительного устройства. , Управл емый инвертор 3-выполнен в виде сумматора 10, суммирующий вход которого непосредственно, а вычитающий вход с коэффициентом передачи два через коммутатор 11 соединен с информационным входом f вычислительного устройства.- .Управл ющий вход коммутатЬра 11 вл етс управл ющим входом 5 устройства, а выход сумматора 10 вл етс выходом управл емого инвертора 3 и соединен с пер выми информационными входами решаю11цих блоков 2 группы. Решающий блок 2 (фиг. 2) содержит Первый сумматор 12, второй сумматор 113 третий сумматор 1, блок 15 умножени и коммутаторы 16. Выход перового сумматора 12 вл етс входом решающего блока 2, второй выход которого соединен с первым входом первого сумматора 12, выходом второго сумматора 13, и через первый коммутатор 16 - с одним из входом третьего сумматора 11, остальные входы которого через соответствующие коммутаторы 16 соединены с выходами других решающих блоков 2 группы. Первый вход блока 15 умножени вл етс первым информаци5955 рнным входом решающего блока 2, управл ющий вход которого по шине соединен с группой входов 7 задани кода вычислительного устройства. Выход третьего сумматора 1 соединен s с вторым входом блока 15 умножени . Последовательность работы предлагаемого устройства состоит В задании по входу 7 задани кода операций в виде уровней напр жени кода операцийЮ в задании по всем информационным входам вычислительного устройства значений операндов в виде соответствующих величин напр жений и сн тии результатов в виде напр жений на выхо- 1$ дах предлагаемого устройства после окончани переходных процессов. Работа предлагаемого устройства оказываетс на следующих соотношени х. В каждом решающем блоке 2 реализуКзтс уравнени . ir-Vi Sgipe -We; (О ., где Y: 4 И (О;J-соответствуют напр жени м соответственно на , первом и втором выходах решающих блока 2; S -переменна , задаваема в виде напр жени на первом входе блока 15 умножени ; Рч элемент кода операции, задающий через вход задани кода операции состо ние коммутатора 1 решающего блока 2, причем принимает одно из трех значений: и, +1 или -1 (дл получени значени Pg; 1 необходимо инвертирование выходов второго сумматора 13, т. .е. второй сумматор 13 имеет парафазный выход). Выход S управл емого инвертора 3 определ етс уравнением s Н Sin- R, где Н переменна , задаваема по информационному входу k вычислительного устройства; - управл юща переменна , за- даваема по управл ющему входу вычислительного устройства . (3) Выходные переменные нелинейного зианалога описываютс рекурренти соотношени ми . м(4) i.j.,pei,V ;.--Y, iK - iii- sf Pejk --K пример Операции поворовектора Z CosKoi- ZjSinKflC,, Yj Z SinKoi + ZjCosK в предлагаемом устройствереалиэуетсй t двум решающими блоками2 в каждой группе решающих блоков 1,т. е. М 2 при этом количество группрешающих блоков равно . К k. Задава на первый вход 6 вычислительного устройства операнд Zy|, а на второй вход 9 вычислительного устройства операнд Z, устанавлива значени кода операций 1 Рс 1 . и ввод и значение Н по информационному входу вычислительного уст ройства, равное t9|, после переходного процесса будет получено Z, - tgf (Zg + 2л); Уг Zj. + tg|(Z -Н У) ли после преобразовани , У « Z Cosei - ZjSlnoIj , У - Z,Sineb Zj Cosct, . также, продолжа аналогично. 12 Z SoB2oi,- ZjSrn2«; - Z|Srn2ot+ Z Cos2e(, . д. И наконец, -. Z CosKe - ZjSlnKe6 У} .- Z SInKo6- - Z CosKei т. е, Y;( и Yji Y. что COOTветствует искомой операции поворота вектора (5) Наличие К наборов решающих блоков 1 в вычислительном устройстве позвол ет расширить диапазон изменени аргументов в К раз, т. е. операци поворота вектора может быть осущест влена плавно на величину угла от О до К ( , превышающую несколько периодбв . Изменение кодов операций приводит к коммутации потоков информации в вы числительном устройстве, а темсамым и к изменению вида выполн емых опера ций. Предлагаемое устройство - аналого вый решающий блок с цифровым задание кода операций - вл етс многофункциональным элементом с широкими oneрационными возможност ми. Оно может быть использовано как автономное уст ройство, так и как часть аналоговых и гибридных вычислительных, моделиру ющих и управл ющих устройств и систем . При его использовании в качестве квазианалога цифро-аналоговых микропроцессоров существенно расшир ютс их функциональные возможности При реализации в однокорпусном интегральном исполнении, потребность которых по стрёне составл ет дес тки тыс ч штук в грд, экономический эффект составит не менее нескольких миллионов рублей. Формуле азобретени Вычислительное устройство, содержащее группу решающих блоков, каждый из которых состоит из трех сумматоров , блока умножени и трех коммутаторов , управл ющие входы которых вл ютс группой управл ющих входов решающего блока и подключены к груп пе входов задани кода операции вычислительного устройства, а выходы коммутаторов подключены к входам пер вого сумматора, выход которого подключен к первому входу блока умножени , второй вход блока умно жени вл етс первым информационным ВХОДОМ решающего блока, а выход блока умножени соединен с первыми входами второго и третьего сумматоров, второй вход второго сумматора вл етс вторым информационным входом каждого решающего блока группы и подключен к соответствующему информационному входу группы информационных входов вычислительного устройства, а выход второго сумматора подключен к второму входу третьего суммматора, к сигнальному входу первого коммутатора этого решающего блока и к сигнальному входу второго коммутатора следующего решающего блока группы, сигнальный вход третьего коммутатора каждого решающего блока соединен с выходом второго сумматора следующего решающего блока группы, выход третьего сумматора вл етс выходом решающего блока группы, отличающеес тем, что, с целью повышени точности вычислени , повышени быстродействи и расширени диапазона изменени входных сигналов, в него введены дополнительные группы решающих блоков, выполненных аналогично решающим блокам основной группы, и управл емый инвертор, информационный вход которого вл етс информационным , а управл ющий вход - управл ющим входом вычислительного устройства, а выход подключен к первым информационным входам решающих блоков всех групп, группы управл ющих вхрдов решающих блоков дополнигельных групп соединены с группой входов задани кода операции- вычислительного устройства, причем выход каждого решающего блока каждой группы подсоединен к второму информационному входу соответствующег о решающего блока следующей группы, а выходы решающих блоков последней дополнительной группы вл ютс группой выходов вычислительного устройства. Источники информации, прин тые во внимание при экспертизе 1.Справочник по вычислительной технике. Под ред. Г. Е. Пухова. Киев 1 Техника, 1975. 2.Авторское свидетельство СССР по за вке tf 2887 81/18-2, кл. G 06 J 3/00, 25.02.80.The invention relates to computing technology and can be used in analog and combined computing and modeling devices and systems. Analog-to-digital functional converters of the universal type, containing resistors, operational amplifiers, code-controlled linear and key circuits, generators, digital blocks, etc., are removed. Lj. Their main drawbacks are the complexity of the apparatus and control, low accuracy due to quantization, and, in general, reduced performance. The closest to the claimed, by function, principle of operation and technical essence is a computing device consisting of a set of interrelated identical decision blocks and a control block. The setting for a given function is performed by applying a code signal to the control inputs of the decision blocks. Performing a functional transformation in a known device is carried out in an analogous manner, after having supplied to the corresponding inputs of the computing device, the values of the operands in the form of voltages 2. Expansion of the set of generated functions in it is carried out by increasing the number of crucial -blocks connected in a certain way. With PQCTOM, the number of decision blocks increases their complexity by increasing the number of input circuits (switches). In addition, by such a complication it is not possible to expand the range of arguments of the generated functions and form a number of new types of functions, for example, power functions. In addition, the known device has insufficient accuracy and speed. 3955 The purpose of the invention is to increase the calculation accuracy, increase the speed and extend the range of variation of the input signals. The goal is achieved by the fact that a computing device containing a group of decision blocks, each of which consists of three adders, a multiplication unit and three switches, the control inputs of which are the group of control I inputs of the decision block and connected to the input group of the operation code set the computing device, and the switch outputs are connected to the inputs of the per-L5 of the first adder, the output of which is connected to the first input of the multiplication unit, the second input of the multiplication unit is the first information input The output of the multiplier unit is connected to the first inputs of the second and third adders, the second input of the second adder is the second information input of each rhythm block of the group and connected to the corresponding information input of the group of information inputs of the computing device and the output of the second adder is connected to the second input of the third adder, to the signal input of the first commutator of this decision block, and to the signal input of the second switch of the next decision block of the group, the signal input A switch of each decision block is connected to the output of the second adder of the next decision block of the group, and the output of the third adder is the output of the decision block and connected to the output group of a group of decision blocks, additional groups of decision blocks, made similar to the decision blocks of the main group, and The inverter, whose information input is informational, and the control input - the control input, the input of the computing device, and the output connected to the first information inputs are resolved Blocks of all groups, groups of control inputs of the decisive blocks of additional groups are connected to a group of inputs for setting operation codes of the computing device, the output of each decisive block of each group is connected to the second information input of the corresponding decisive block of the next group Groups are a group of computing device outputs. FIG. 1 shows a block diagram of the proposed computing device; in fig. 2 - functional diagram of the computing unit of the computing device. The computing device (Fig. 1) contains serially connected along the main inputs and outputs of n groups of decision blocks 1 consisting of identical decision blocks 2, as well as a controlled inverter 3 - the output of a controlled inverter 3, whose inputs ARE information k and control 5 inputs of the computing device, connected to the first information inputs 6 of all decision blocks 2, a group of inputs 7 specifying the operation codes of the computing device. connecting with the control inputs I decide tsu1x. blocks 2. The outputs of decision blocks 2 are a group of 8 outputs of a group of decision blocks 1, the second information inputs of the first group of decision blocks being a group of information inputs 9 of the computing device. The controlled inverter 3 is made in the form of an adder 10, the summing input of which is directly, and the subtracting input with a transmission coefficient two through the switch 11 is connected to the information input f of the computing device. The control input of the switch 11 is the control input 5 of the device, and the output of the adder 10 is the output of the controlled inverter 3 and is connected to the first information inputs of the decisive blocks of group 2. The decision block 2 (FIG. 2) contains the First adder 12, the second adder 113, the third adder 1, the multiplication unit 15 and the switches 16. The output of the first adder 12 is the input of the decision block 2, the second output of which is connected to the first input of the first adder 12, output the second adder 13, and through the first switch 16 - with one of the inputs of the third adder 11, the remaining inputs of which through the corresponding switches 16 are connected to the outputs of the other decision blocks of group 2. The first input of the multiplication unit 15 is the first information of the 5955 ph input of the decision unit 2, the control input of which is connected via bus to the input group 7 of the task code of the computing device. The output of the third adder 1 is connected to the second input of the multiplication unit 15. The sequence of operation of the proposed device consists in the task on input 7 of setting the operation code in the form of voltage levels of the operation code in the task on all information inputs of the computing device of the operand values in the form of the corresponding voltage values and on the output voltage in the form of voltages The proposed device after the end of transients. The operation of the proposed device is in the following ratios. In each crucial block 2 realizes the equation. ir-vi sgipe -we; (O., where Y: 4 AND (O; J-correspond to the voltage, respectively, on the first and second outputs of decision block 2; S is variable, specified as a voltage at the first input of multiplication unit 15; Rch is an operation code element, specifying, via the input of the operation code, the state of the switch 1 of the decision block 2, and takes one of three values: and, +1 or -1 (to get the Pg; 1 value, the outputs of the second adder 13 must be inverted, i.e. the second adder 13 has a para-phase output.) The output S of the controlled inverter 3 is defined by the equation s H Sin-R, where H p Variable defined by the information input k of the computing device; - the control variable specified by the control input of the computing device. (3) The output variables of the nonlinear zialogue are described by recurrence by the relations. (4) ij, pei, V; .-- Y, iK - iii-sf Pejk --K example The Z CosKoi-ZjSinKflC ,, Y-Z SinKoi + ZjCosK turn-vector operations in the proposed device are implemented by two decision blocks 2 in each group of decision blocks 1, t. e. M 2, with the number of group resolving units being equal to. K k. By specifying the operand Zy | on the first input 6 of the computing device, and the operand Z on the second input 9 of the computing device, set the value of the operation code 1 Pc 1. and the input and value H on the information input of the computing device, equal to t9 |, after the transition process, Z, - tgf (Zg + 2l) will be obtained; Yr zj. + tg | (Z-H Y) whether after conversion, Y "Z Cosei - ZjSlnoIj, Y - Z, Sineb Zj Cosct,. also, continuing similarly. 12 Z SoB2oi, - ZjSrn2 “; - Z | Srn2ot + Z Cos2e (,. D. And finally, -. Z CosKe - ZjSlnKe6 Y} .- Z SInKo6- - Z CosKei, that is, Y; (and Yji Y. that COOT corresponds to the desired vector rotation operation (5) The presence of K sets of decision blocks 1 in the computing device allows the range of arguments to be expanded by a factor of K, i.e. the vector rotation can be carried out smoothly by an angle from O to K (exceeding several periods. Changing the operation codes leads to switching information flows in the computing device, and temsam and to change the type of operations performed. An analog decision block with a digital task code setting is a multifunctional element with wide operation capabilities. It can be used as an autonomous device, as well as part of analog and hybrid computing, modeling and control devices and systems. as a quasi-analogue of digital-analogue microprocessors, their functionality is significantly expanded. When implemented in a single-case integral version, the requirement of which on a string is ten ki thousands of pieces in deg, the economic effect will be at least several million rubles. Formula for computing A computing device containing a group of decision blocks, each of which consists of three adders, a multiplication unit and three switches, the control inputs of which are a group of control inputs of the decision block and connected to the group of inputs for specifying the operation code of the computing device, and the outputs switches are connected to the inputs of the first adder, the output of which is connected to the first input of the multiplication unit, the second input of the smart input block is the first information input of the decision block, and the output The multiplier is connected to the first inputs of the second and third adders, the second input of the second adder is the second information input of each decision block of the group and connected to the corresponding information input of the group of information inputs of a computing device, and the output of the second adder is connected to the second input of the third adder, to the signal input the first switch of this decision block and to the signal input of the second switch of the next decision block of the group, the signal input of the third switch to Each decision block is connected to the output of the second adder of the next decision block of the group, the output of the third adder is the output of the decision block of the group, characterized in that, in order to increase the calculation accuracy, increase speed and extend the range of variation of the input signals, additional groups of decision blocks are added to it , executed in the same way as the decision blocks of the main group, and the controlled inverter, whose information input is informational, and the control input - control input will calculate The output device is connected to the first information inputs of the decision blocks of all groups, the control sections of the decision blocks of the additional groups are connected to the input group of the operation-computing device code, the output of each decision block of each group is connected to the second information input of the corresponding decision block the next group, and the outputs of the decision blocks of the last additional group are the group of outputs of the computing device. Sources of information taken into account in the examination 1. Handbook of computing. Ed. G. E. Puhova. Kiev 1 Technique, 1975. 2. USSR author's certificate according to application tf 2887 81 / 18-2, cl. G 06 J 3/00, 25.02.80.
фиг.1figure 1