(-&) Изобретение относитс к автомати ке и вычислительной технике и может быть применено в гибридных вычислительных и управл ющих системах дл выполнени операции делени аналого вых сигналов. Известно делительное устройство, содержащее преобразователи аналогкод , управл емые делители напр жени блок пам ти и цифровой множительный блок . Известно делительное устройство, содержащее преобразователи аналогкод , блок адресации, блок пам ти, управл емые делители напр жени и выходной суммирующий усилитель 2. Недостатком известных устройств вл етс сложность технической реализации при повышенных требовани х к точности выполнени операции делени Наиболее близким к предлагаемому вл етс устройство, содержащее источник опорного напр жени , суммирую щие усилители и первый управл емый делитель напр жени , подключенный сигнальным входом к шине ввода делимого и к входу первого преобразовате л аналог-код, соединенного выходами с управл ющими входами второго управ л емого делител напр жени , подключенного сигнальным входом к выходу третьего управл емого делител напр жени , сигнальный вход которого соединен с выходом первого суммирующего усилител , причем второй преобразова тель аналог-код подключен входом к 1-лине ввода делител и к сигнальному входу четвертого управл емого делите л напр жени , соединенного управл ю щими входами с выходами второго преобразовател аналог-код, а выходом с входом третьего аналого-цифрового преобразовател , первым входом второ го суммирующего усилител и с сигнальным входом п того управл емого делите л напр жени ,подключенного управл ющими входами к выходам четвертого преобразовател аналог-код и к управл ющи входам шестого и седьмого управл ющи делителей напр жени , а выходом- к пер вому входу первого суммирующего усилител , соединенного вторым входом с выходом восьмого управл емого делител напр жени , подключенного управл ющи ми входами к выхода1х1 третьего преобразовател аналог-код и к управл ющим входам дев того управл емого делител напр жени , а сигнальным входом - к выходу третьего суммирующего усилите л , соединенного входами с выходами шестого и седьмого управл емых делителей напр жени , причем второй суммирующий усилитель подключен вторым входом к выходу дев того управл емог делител напр жени , третьим входом к выходу четвертого суммирующего усилител , первому входу умножител и к Gигнaль oмy входу шестого управлаемого делител напр жени , а выходом - к второму входу умножител ,соединенного выходом с сигнальным входом седьмого управл емого делител напр жени , причем выходы второго преобразовател аналог-код подклю 1енн к управл ющим входам третьего управл емого делител напр жени , а выхолдл первого преобразовател аналог-код соединены с управл ющими входами первого управл емого делител Напр жени , подключенного выходом к первому входу четвертого суммирующего усилител и к входу четвертого преобразовател аналог-код, соединенного выходами с управл ющими входами дес того управл емого делител напр жени , подключенного сигнальным входом к выходу источника.опорного напр жени и к сигнальному входу дев того управл емого делител напр жени , а выходом - к второму входу четвертого суммирующего усилител з j . Недостатком устройства вл етс его конструктивна сложность. Цель изобретени - упрощение устройства . Дл достижени поставленной цели гибридное устройство дл делени , содержащее источник опорного напр жени суммирующие усилители и первый управл емый делитель напр жени , подключенный сигнальным входом к мине ввода делимого и к входу первого преобразовател аналог-код, соединенного выходами с управл ющими входами второго управл емого делител напр жеНИИ , подключенного сигнальным входом к выходу третьего управл емого делител напр жени , сигнальный вход которого соединен с выходом первого суммирующего усилител , причем второй преобразователь аналог-код подключен входом к шине ввода делител и к сигнальному входу четвертого управл емого делител напр жени , соединенного управл ющими входами с выходами второго преобразовател аналог-код, содержит преобразователь код-код, подключенный выходами к управл ющим входам третьего управл емогоделител напр жени , а входами - к выходам второго преобразовател аналог-код и к управл ющим входам первого управл емого делител напр жени , соединенного выхо- дом с первым входом второго суммирующего усилител , выход которого вл етс выходом устройства, а второй вход подключен к выходу второго управл емого делител напр жени ,причем входы первого суммирукхцего усилител соединены с выходом источника опорного напр жени и.с выходом четвертого управл емого делител напр жени . На фиг.1 изображена блок-схема устройства, на фиг. 2 - график, по сн ющий используег-шй в устройстве принцип кусочно-плоскостной аппроксимации . Устройство (фиг.1) содержит первый и второй преобразователи 1 и 2 аналог-код , первый, второй, третий и четвертый управл емые делители 3-6 напр жени , источник 7 опорного напр жени , преобразователь 8 код-код и первый и второй суммирующие усилители 9 и 10. Первый делитель 3 подключен сигнальным входом к шине 11 ввода делимого х и к входу первого преобразовател 1 аналог-код, соединенно го выходами с управл ющими входами второго делител 4. Делитель 4 подключен сигнальным входом к выходу третьего делител 5, соединенного сигнальным входом с выходом первого суммирующего усилител 9, входы которого подключеы к выходу источника 7 опорного напр жени и к выходу четвертого делител 6. рой преобразователь 2 аналог-код сое динен входом с шиной 12 ввода делител у и с сигнальным входом делител 6,.а выходами - с управл ющими входа ми делителей 3 и 6 и входами преобра зовател 8 код-код, подключенного вы ходами к входам третьего делител 5. Выход первого делител 3 соединен с первым входом второго суммирующего усилител 10, выход которого вл етс выходом устройства, а второй вход по ключен к выходу второго делител 4. Вс область изменени независимых переменных х и у-,-представл ющих собой делимое и делитель, делитс по области аппроксимации - квадраты со стороной Л (в общем случае - пр моугольники со стороной йХ и Д , (фиг.2). 3 пределах каждой области поверхность значений функции Z Х/5 замен етс участком плоскости, проход щей чер(з три точки Л, В и D . (фиг. 2) с координатами Уц tni , t)(n4.)nii vi4-i, J ) Z.ц, } He проход щей через четвертую точку С криволинейной поверхности с коорди натами V-)kv,V H+iiZ.,H, достаточно малой величине шага Л аппроксимирующие участки плоскости ABC,) ° при ближаютс к исходной поверхности ЛВСО значений функции Определ координаты узловых точе через значени номера и шага аппроксимации по оси X и номера УУ1 шага аппроксимации по V в виде и, ; -.СУ.Я , .,,); r,bvvii - n,Yn-i -- VI(тн), Vr); уравнение плоскости, проход щей через три точки А, В и 11 и аппроксимирую- щей в области задани (А, в , С ,) аргументов исходную функцию Z Х/У ,может быть записано в виде .1. U hi YV1 У |fyi + J- . Устройство реализует данное выражение дл аналоговых входных величин ТС и 1) , представленных в виде напр жени посто нного тока. Предлагаемое устройство работает следующим образом. Преобразователи 1 и 2 аналог-код определ ют номер шага аппроксимации Y и 111 соответственно по переменным X и с дискретностью Л . Выходной код преобразовател 1 управл ет коэффициентом передачи делител 4, выходное напр жение которого пропорционсшьно двоичному коду h на его управл ющих входах.Выходной код преобразовател 2 управл ет коэффициентом передачи делителей 3 и 6, а делител 5 - через преобразователь 8 код-код, осуществл ет увеличение кода на единицу. Коэффициенты передачи делителей 3, 4 и 6 напр жени обратно пропорциональны двоичному коду на их управл ющих входах. Суммирующий усилитель 9 .производит алгебраическое суммирование напр жени источника 7 - численно равного Ь, и напр жени V/W на выходе делител б, вз того с обратным знаком . Выходное напр жение усилител 9 последовательно делитс на код- vn 4-1 и умножаетс на код и посредством управл емых делителей 5 и 4 и подаетс на второй вход суммирующего усилител 10, на первый вход которого поступает входной сигнал х, поделенный на квд In с помощью делител 3. Таким образом , на выходе усилител 10 (коэффициент передачи которого по каждому из входов численно равен 1/Д) формируетс напр жение, представл ющее вы1чеуказанное выражение кусочно-плоскостной аппроксимации функции И- X /У с равномерным и одинаковым магом разбиени по обоим аргументам. Таким образом, предлагаемое устройство позвол ет выполн ть операцию делени двух аналоговых сигналов, не требует использовани дополнительных, преобразователей аналог-код, умножител и управл емых делителей -напр жени , просто по конструкции. Требуема точность в устройстве обеспечиваетс за счет соответствующего выбора количества двоичных разр дов преобразователей аналог-код, управл емых делителей напр жени и преобразовател код-код.(- &) The invention relates to automation and computing and can be applied in hybrid computing and control systems for performing the operation of dividing analog signals. A separating device is known that contains analog code converters, controllable voltage dividers, and a digital multiplier. A separating device is known that contains analog-code converters, an addressing block, a memory block, controlled voltage dividers, and an output summing amplifier 2. A disadvantage of the known devices is the complexity of the technical implementation with increased demands on the accuracy of the division operation. Closest to the proposed device containing the source of the reference voltage, summing amplifiers and the first controlled voltage divider connected by a signal input to the input bus of the dividend and to the input n An analog-to-digital converter connected by outputs to the control inputs of a second controlled voltage divider connected by a signal input to the output of a third controlled voltage divider, the signal input of which is connected to the output of the first summing amplifier, the second analog-code converter is connected by an input to a 1-line divider input and to the signal input of the fourth controlled voltage divide, connected by control inputs to the outputs of the second analog-code converter, and output to the input An analog-to-digital converter, a first input of a second summing amplifier, and a signal input of a fifth controllable voltage divide, connected by control inputs to the outputs of the fourth analog-code converter, and to the control inputs of the sixth and seventh control voltage dividers, and the output is to the first input of the first summing amplifier connected by the second input to the output of the eighth controlled voltage divider connected by control inputs to output1x1 of the third analog-code converter and to the control inputs of the ninth controlled voltage divider, and the signal input to the output of the third summing amplifier, connected by inputs to the outputs of the sixth and seventh controlled voltage dividers, and the second summing amplifier is connected to the output of the ninth control splitter with a second input , the third input to the output of the fourth summing amplifier, the first input of the multiplier and to the signal of the sixth input of the sixth controlled voltage divider, and the output to the second input of the multiplier connected to the output The input of the seventh controlled voltage divider, the outputs of the second analog-to-converter are connected to the control inputs of the third controlled voltage divider, and the output of the first analog-to-code converter is connected to the control inputs of the first controlled voltage divider connected by the output to the first input of the fourth summing amplifier and to the input of the fourth analog-code converter connected by the outputs to the control inputs of the tenth controlled voltage divider connected to the signal nym istochnika.opornogo input to the output voltage and to the signal input of a ninth controllable voltage divider, and the output - to the second input of the fourth summing amplifier j. The disadvantage of the device is its structural complexity. The purpose of the invention is to simplify the device. To achieve this goal, a hybrid dividing device containing a reference voltage source, summing amplifiers and a first controlled voltage divider connected by a signal input to a divide input mine and an analog-code input of the first converter connected to the control inputs of a second controlled divider voltage, connected to the output of the third controlled voltage divider, the signal input of which is connected to the output of the first summing amplifier, the second An analog-code converter is connected by an input to a divider input bus and to a signal input of a fourth controlled voltage divider connected by control inputs to the outputs of the second analog-code converter; it contains a code-code converter connected by outputs to control inputs of a third control voltage divider and the inputs to the outputs of the second analog-code converter and to the control inputs of the first controlled voltage divider connected by the output to the first input of the second summing amplifier, the output to torogo is output device and a second input connected to the output of the second controllable voltage divider, wherein the inputs of the first summirukhtsego amplifier connected to the output source of the reference voltage output IS fourth controllable voltage divider. FIG. 1 shows a block diagram of the device, FIG. 2 is a graph explaining the piecewise-plane approximation principle used in the device. The device (Fig. 1) contains first and second converters 1 and 2 analog-code, first, second, third and fourth controlled voltage dividers 3-6, reference voltage source 7, converter 8 code-code and first and second summing amplifiers 9 and 10. The first divider 3 is connected by a signal input to the bus 11 to input the dividend x and to the input of the first converter 1 is an analog-code connected by outputs to the control inputs of the second divider 4. Divider 4 is connected by a signal input to the output of the third divider 5 connected signal input with output The first summing amplifier 9, whose inputs are connected to the output of the source 7 of the reference voltage and to the output of the fourth divider 6. The converter 2 analog-to-code converter is connected to the input of the splitter input bus 12 and the divider 6 signal input, and the outputs are controlled The inputs of dividers 3 and 6 and the inputs of converter 8 are the code code connected by the outputs to the inputs of the third divider 5. The output of the first divider 3 is connected to the first input of the second summing amplifier 10, the output of which is the output of the device, and the second input is connected to go out 4. Sun divider th region of the independent variables x and y -, - representing the dividend and a divisor, on the approximation region is divided - squares of side A (in general case - rectangles with sides of dX and D (Figure 2). 3 within each region, the surface of the values of the function ZX / 5 is replaced by a section of the plane passing the black (three points L, B and D. J) Z.c,} He of the curvilinear surface passing through the fourth point C with the coordinates V-) kv, VH + iiZ., H, a sufficiently small step size L approximating the plane of the plane ABC,) ° approaches the initial surface of the LVSO Function Values Determine the coordinates of the nodal points using the values of the number and the approximation step along the X axis and the VU1 number of the approximation step along V in the form and,; -SU.I,.,); r, bvvii - n, Yn-i - VI (m), Vr); the equation of the plane passing through the three points A, B, and 11 and approximating in the domain of the (A, B, C,) arguments the original function Z X / Y can be written as .1. U hi YV1 Y | fyi + J-. The device implements this expression for analog input values of the TC and 1), presented in the form of a DC voltage. The proposed device works as follows. Converters 1 and 2 analog-code determine the approximation step number Y and 111, respectively, using the variables X and the resolution of L. The output code of the converter 1 controls the transfer ratio of the divider 4, the output voltage of which is proportional to the binary code h at its control inputs. The output code of the converter 2 controls the transfer ratio of dividers 3 and 6, and the splitter 5 through the converter 8 code-code, There is an increase in the code by one. The transmission coefficients of voltage dividers 3, 4, and 6 are inversely proportional to the binary code at their control inputs. The summing amplifier 9. Produces the algebraic summation of the voltage of the source 7 - numerically equal to b, and the voltage V / W at the output of the divider b, taken with the opposite sign. The output voltage of amplifier 9 is successively divided by coding vn 4-1 and multiplied by code and by means of controlled dividers 5 and 4 and fed to the second input of summing amplifier 10, the first input of which receives the input signal x divided by divider 3. Thus, at the output of amplifier 10 (the transmission coefficient of which for each of the inputs is numerically equal to 1 / A), a voltage is formed that represents the above expression for the piecewise-plane approximation of the function I-X / Y with a uniform and equal mage fighting the arguments. Thus, the proposed device allows the operation of dividing two analog signals, does not require the use of additional analog-to-code converters, a multiplier and controlled dividers — voltage, simply by design. The required accuracy in the device is ensured by the appropriate choice of the number of binary bits of the analog-code converters, the controlled voltage dividers, and the code-code converter.