SU403048A1 - DIGITAL-ANALOG CONVERTER - Google Patents
DIGITAL-ANALOG CONVERTERInfo
- Publication number
- SU403048A1 SU403048A1 SU1666765A SU1666765A SU403048A1 SU 403048 A1 SU403048 A1 SU 403048A1 SU 1666765 A SU1666765 A SU 1666765A SU 1666765 A SU1666765 A SU 1666765A SU 403048 A1 SU403048 A1 SU 403048A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- digital
- analog converter
- trigger
- bit
- input
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
1one
Предлагаемый цифро-аналоговый преобразователь (ЦАП) относитс к области вычислительной техники и может быть использован, в частности, в устройствах св зи между дискретными вычислительными и аналоговыми исполнительными устройствами.The proposed digital-to-analog converter (D / A converter) relates to the field of computing technology and can be used, in particular, in communication devices between discrete computing and analog actuators.
Известны цифро-аналоговые преобразователи , содержащие блок формировани импульса разрешени записи, выход которого подключен к дервым входам элементов «И. Выходы каждых двух элементов «И подключены ко входам триггера соответствующего разр да триггерного регистра. Выход каждого триггера через ключ соединен с соответствующим входом блока весовых источников тока, выходом соединенного с усилителем посто нного тока.Digital-to-analog converters are known that contain a recording resolution pulse shaping unit whose output is connected to the first inputs of the “I. The outputs of each two elements “AND are connected to the trigger inputs of the corresponding bit of the trigger register. The output of each trigger is connected via a switch to the corresponding input of the weight current source unit, the output connected to the DC amplifier.
Известные преобразователи не обладают достаточно высоким быстродействием за счет неидеитичности каналов, подключенных к каждому триггеру регистра.Known converters do not have a sufficiently high speed due to non-ideological channels connected to each trigger register.
Пелью предлагаемого изобретени вл етс повышение быстродействи цифро-аналогового преобразовател путем достижени одновременности срабатывани всех его разр дов при смене управл ющих кодов.The aim of the present invention is to increase the speed of the digital-to-analog converter by achieving simultaneous operation of all its bits when changing control codes.
Эта цель достигаетс тем, что кажда входна кодова шииа преобразовате.л подключена ко вторым входам двух элементов «И соответствующего разр да, к одному - непосредственно , а ко второму - через дополнительно введенный инвертор.This goal is achieved by the fact that each input code wider converter is connected to the second inputs of the two elements And the corresponding bit, to one directly, and to the second through the additionally introduced inverter.
На чертеже представлена блок-схема преобразовател .The drawing shows the block diagram of the Converter.
Она содержит усилитель 1, линию задержки 2 с временем задержки линию задержки 3 с временем задержки Atz, инвертор 4, схему «И 5, инверторы 6, схемы «И 7, триггерный регистр на триггерах 8, ключи 9, блокIt contains amplifier 1, delay line 2 with delay time delay line 3 with delay time Atz, inverter 4, circuit "And 5, inverters 6, circuit" And 7, trigger register on triggers 8, keys 9, unit
10 весовых источников тока и усилитель посто нного тока 11.10 weight current sources and a dc amplifier 11.
Элементы 1-5 образуют блок формировани импульса разрешени записи. Вход правого плеча триггера 8 каждогоElements 1-5 form a recording resolution pulse shaping unit. The input of the right shoulder trigger 8 each
разр да регистра подключен через схемы «И 7 к входу импульса кода данного разр да. Вход левого плеча триггера 8 каждого разр да регистра подключен через инверторы 6 и схемы «И 7 к тому же входу импульса кодаthe register bit is connected via the “AND 7” circuit to the pulse input of the code of this bit. The input of the left shoulder of the trigger 8 of each register bit is connected via inverters 6 and the “And 7” circuits to the same code pulse input
данного разр да. Ко всем входам схем «И 7 подключен блок формировани разрешени записи.this bit A recording resolution generation unit is connected to all inputs of the & " 7 " schemes.
На выходе блока формировани формируетс импульс разрешени записи, который перекрываетс по времени импульсами кодов разр дов .At the output of the formation unit, a recording resolution pulse is generated, which is overlapped in time by the bit codes pulses.
При работе на входные кодовые шины преобразователи периодически (с периодом Т или с переменным периодом) поступает дискретна цифровани информаци в виде паWhen working on the input code buses, the converters periodically (with a period T or with a variable period) receive discrete digital information in the form of a pa
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1666765A SU403048A1 (en) | 1971-06-07 | 1971-06-07 | DIGITAL-ANALOG CONVERTER |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1666765A SU403048A1 (en) | 1971-06-07 | 1971-06-07 | DIGITAL-ANALOG CONVERTER |
Publications (1)
Publication Number | Publication Date |
---|---|
SU403048A1 true SU403048A1 (en) | 1973-10-19 |
Family
ID=20478290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1666765A SU403048A1 (en) | 1971-06-07 | 1971-06-07 | DIGITAL-ANALOG CONVERTER |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU403048A1 (en) |
-
1971
- 1971-06-07 SU SU1666765A patent/SU403048A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1257066A (en) | ||
GB1499565A (en) | Scanning system for digital analogue converter | |
SU403048A1 (en) | DIGITAL-ANALOG CONVERTER | |
US3178564A (en) | Digital to analog converter | |
US3351931A (en) | Voltage analog to time analog converter | |
SU577671A1 (en) | Voltage-to-number converter | |
US2979709A (en) | Real time binary coded decimal-todecimal converter | |
SU517998A1 (en) | Adaptive A / D Converter | |
SU1594690A2 (en) | Follow-up a-d converter | |
ES318469A1 (en) | Binary to multilevel conversion by combining redundant information signal with transition encoded information signal | |
SU131108A1 (en) | Digital-to-continuous function transducer | |
SU410433A1 (en) | ||
US3585635A (en) | Analog-to-digital converter | |
SU621090A1 (en) | Arrangement for digital setting of three-phase voltage | |
SU1120322A1 (en) | Digital function generator | |
SU741458A1 (en) | Converter of single pulse voltage to code | |
SU363200A1 (en) | CODE ANALOG CONVERTER | |
SU1169172A1 (en) | Binary code-to-ternary code translator | |
SU482910A1 (en) | Device for multi-channel signal transmission with error correction | |
SU1010615A1 (en) | Hybride device for division | |
SU423145A1 (en) | DEVICE FOR REPRODUCTION OF TWO VARIABLE FUNCTIONS | |
SU813706A1 (en) | Switch-type generator control device | |
SU1483438A1 (en) | Multiphase pulsed voltage stabilizer | |
SU1309086A1 (en) | Analog storage | |
SU1381716A1 (en) | Delta decoder |