Изобретение относитс к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах. Известно устройство дл делени аналоговых сигналов, содержащее интеграторы , нуль-орган, истодник опорного напр жени , ключи устройство характеризуетс низкой точностью работы. Наиболее близким по технической сущности к предложенному вл етс устройство дл делени аналоговых сигналов, содержащее первый и второй интеграторы, нуль-орган, источник опорного напр жени 21. Недостатком известного устройства вл етс низка точность. Целью изобретени. вл етс повыше ние точности работы. Цель достигаетс тем, что в устро ство дл делени аналоговых сигналов , содержащее первый и второй ин теграторы, блок сравнени и источник опорного напр жени , выход первого и тегратора соединен с первым входом блока сравнени , выход второго интег ратора вл етс выходом устройства, введены , инвертор, первый, второй и третий переключатели, причем вход и выход инвертора соединены соответственно с первым и вторым входами первого переключател , первый вход- сумматора вл етс первым входом устройства, вторЬ1М входом которого вл етс вход инвертора, выход первого переключател соединен с вторым входом сумматора, инвертиру ющий и неинвертирующий выходы которо го подключены соответственно к перво му и второму входам второго переклке чател ,выход которого соединен с вхо дом первого интегратора,второй вход блока сравнени подключен к выходу третьего переключател , первый и второй входы которого соединены соответственно с выходом исто гника опорного напр жени и с шиной нулево го потенциала, выход блока сравнени подключен к входу второго интегратора и к управл ющим входам первого , второго и третьего переключателе На фиг.1 дана Функциональна схема предложенного устройства дл делени аналоговых сигналов, на фиг.2 - временные диаграммы, по сн ющие его работу. Устройство содержит сумматор 1, инвертор 2, первый 3, второй 4 и третий 5 переключатели, первый б и второй 7 интеграторы, блок 8 сравнени , источник 9 опорного напр жени шину 10.нулевого потенциала, первый 1 и второй 12 входы и выход 13. Устройство дл делени аналоговых сигналов работает- следующим образом. Пусть на первом входе 11 действует сигнал Xi (t) , пропорциональный делюлому, а на -втором входе 12 - сиг-. нал Х (О, пропорциональный делителю. При этом первый 3, второй 4 и третий 5 переключатели наход тс в по- . ложении, изображённом на фиг.1, и каг входе первого интегратора 6 дейст .вует сигнал -Ll(iU)-1(i(-t)1, На выходе первого интегратора формируетс линейно нарастающее нап;р жение (фиг.2, а). При достижений этим напр жением уровн величины опорного напр жени источник 9 опорного напр жени (момент времени на фиг,2, а) блок 8 сравнени вырабатывает Импульс, по которому срабатывают первый 3, второй 4 и третий 5 переключатели и перебрасываютс в состо ние, противоположное изображенному на фиг. 1. П4зи этом на первый интегратор б поступает сигнал (i)+XlW)3 На его выходе формируетс линейно убывающее напр жение (фиг.2, а). При достижении этим напр жением величины нулевого уровн (момент времени , на фиг.2, а) блок 8 сравнени вырабатывает импульс, по которому первый 3, вторрй 4 и третий 5 переключатели возвращаютс в исходное состо ние., Далее сигнал на выходе первого йнтег ратора б нарастает и цикл повтор етс . Таким образом, на выходе блока 8 сравнени вырабатываетс периодическа последовательность импульсов (фиг.2, б), котора усредн етс с помощью второго интегратора 7. На выходе второго интегратора 7 формируетс сигнал (фиг.2, б), величина которого равна М 1«) „/ где Кф - коэффициент передачи второ . го интегратора 7. Т.е. на выходе 13 формируетс сигнал, пропорциональный частному от делени двух сигналов, действуклцих на первом 11 и втором 1,2 входах устройства . По сравнению с известным устройством предложенное устройство дл делени аналоговых сигналов обладает новым качеством - более высокой точностью работы, полученной за счет того , что формирование периодической импульсной последовательности производитс одним и тем же интегратором.The invention relates to electrical computing devices and can be used in analog computers. A device for dividing analog signals is known, comprising integrators, a zero-organ, a source of reference voltage, and keys, a device characterized by low precision of operation. The closest to the technical essence of the proposed is a device for dividing analog signals, containing the first and second integrators, a zero-body, a source of reference voltage 21. A disadvantage of the known device is low accuracy. The purpose of the invention. is an increase in work accuracy. The goal is achieved in that the device for dividing analog signals containing the first and second integrators, the comparator and the reference voltage source, the output of the first and the tegrator is connected to the first input of the comparator, the output of the second integrator is the output of the device, the inverter, the first, second and third switches, and the input and output of the inverter are connected respectively to the first and second inputs of the first switch, the first input-adder is the first input of the device, the second input of which is in Inverter, the output of the first switch is connected to the second input of the adder, the inverting and non-inverting outputs of which are connected respectively to the first and second inputs of the second switch, the output of which is connected to the input of the first integrator, the second input of the comparison unit is connected to the output of the third switch, the first and second inputs of which are connected respectively to the output of the reference voltage source and to the zero potential bus, the output of the comparator unit is connected to the input of the second integrator and to the control inputs Ode one of the first, second, and third switches. In Fig. 1, a functional diagram of the proposed device for dividing analog signals is given, in Fig. 2, timing diagrams explaining its operation. The device contains an adder 1, an inverter 2, the first 3, the second 4 and the third 5 switches, the first b and the second 7 integrators, the comparison unit 8, the reference voltage source 9, the 10 potential potential bus, the first 1 and second 12 inputs and the output 13. A device for dividing analog signals works as follows. Let the signal Xi (t), which is proportional to the divisible one, act on the first input 11, and signal- on the second input 12. X (О, proportional to the divider. In this case, the first 3, second 4 and third 5 switches are in the position shown in Fig. 1, and the input of the first integrator 6 is acted by the signal -Ll (iU) -1 (i (-t) 1) A linearly increasing voltage is generated at the output of the first integrator (Fig. 2, a). When this voltage reaches the level of the magnitude of the reference voltage, the source 9 of the reference voltage (time point in Fig. 2, a) comparison unit 8 generates an Impulse, by which the first 3, second 4 and third 5 switches are activated and transferred to the state opposite to that shown in Fig. 1. In this case, the first integrator b receives a signal (i) + XlW) 3 A linearly decreasing voltage is formed at its output (Fig. 2a). When this voltage reaches a zero level (time instant 2, a) Comparison unit 8 generates a pulse on which the first 3, second 4 and third 5 switches return to their initial state. Then the signal at the output of the first integrator b increases and the cycle repeats. Thus, at the output of the comparison unit 8, a periodic sequence of pulses is produced (Fig. 2, b), which is averaged by the second integrator 7. At the output of the second integrator 7, a signal is formed (Fig. 2, b), the value of which is M 1 " ) „/ Where Кf is the transmission coefficient of the second. integrator 7. Ie Output 13 produces a signal proportional to the quotient of the division of two signals, which act on the first 11 and second 1.2 inputs of the device. Compared with the known device, the proposed device for dividing analog signals possesses a new quality — a higher accuracy of operation obtained due to the fact that the formation of a periodic pulse sequence is performed by the same integrator.
Фи9.2Fi9.2