SU432527A1 - POSSIBLE-PERFORMANCE DEVICE - Google Patents

POSSIBLE-PERFORMANCE DEVICE

Info

Publication number
SU432527A1
SU432527A1 SU1892606A SU1892606A SU432527A1 SU 432527 A1 SU432527 A1 SU 432527A1 SU 1892606 A SU1892606 A SU 1892606A SU 1892606 A SU1892606 A SU 1892606A SU 432527 A1 SU432527 A1 SU 432527A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
signal
comparison
voltage
Prior art date
Application number
SU1892606A
Other languages
Russian (ru)
Original Assignee
М. Е. Гольдштейн, Е. В. Портнов , П. Н. Сенигов
Чел бинский политехнический институт Ленинского комсомола
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by М. Е. Гольдштейн, Е. В. Портнов , П. Н. Сенигов, Чел бинский политехнический институт Ленинского комсомола filed Critical М. Е. Гольдштейн, Е. В. Портнов , П. Н. Сенигов
Priority to SU1892606A priority Critical patent/SU432527A1/en
Application granted granted Critical
Publication of SU432527A1 publication Critical patent/SU432527A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

1one

Изобретение относитс  к области измернтельной и вычислительной техники.The invention relates to the field of measurement and computing.

Известно устройство, использующее дл  делени  и умножени  сигналов принцип широтно-импульсного преобразовани , в нем источники сигналов делимого и делител  подсоединены ко входам сумматора и блока вычитани , выход сумматора соединен с одним из входов первой схемы сравнени , другой вход которой соединен с выходом первого генератора пилообразного напр жени ; выход первой схемы сравнени  соединен с первый входом триггера, выход блока вычитани  соединен с одним из входов второй схемы сравнени , другой вход которой соединен с выходом второго генератора пилообразного напр жени ; выход второй схемы сравнени  соединен со вторым входом триггера, а два выхода триггера соединены со входами генераторов пилообразного нанр жени  и со входом фильтра среднего значени .A device is known that uses the principle of pulse-width conversion for dividing and multiplying signals, in it the sources of divisible and divider signals are connected to the inputs of the adder and subtractor, the output of the adder is connected to one of the inputs of the first comparison circuit, the other input of which is connected to the output of the first sawtooth stress; the output of the first comparison circuit is connected to the first input of the trigger, the output of the subtraction unit is connected to one of the inputs of the second comparison circuit, the other input of which is connected to the output of the second sawtooth voltage generator; the output of the second comparison circuit is connected to the second input of the trigger, and the two outputs of the trigger are connected to the inputs of the sawtooth generator and to the input of the average value filter.

Недостатком этого устройства  вл етс  зависимость его погрешности от степени неидентичности каналов преобразовани  соответственно суммы и разности входных сигналов и от отличи  абсолютных значений амплитуд разноиол рных импульсов, по вл юидихс  на выходе триггера. Кроме того, схема устройства сложна.A disadvantage of this device is the dependence of its error on the degree of nonidentity of the conversion channels, respectively, on the sum and difference of the input signals and on the difference between the absolute values of amplitudes of different impulses, which appear at the output of the trigger. In addition, the device circuit is complex.

Целью насто идего изобретени   вл етс The purpose of this invention is to

уирои енпе схемы устройства н повышение его точности.uiro and enpe device diagrams n increase its accuracy.

Согласио изобретен ню, в нредлагаемом множительио-делительном устройстве поставленна  цель достигаетс  тем, что к двум входам элемента вычптанп  соответственно подсоединены через первый ключ выхо;, источника сигнала делител  и через элемент уставки коэффициента - выход источника сигнала делимого - первого сомножител . Выход вычитани  через интегратор иодключен ко входам двух элементов сравнени , реагирующих иа сигналы разной величины . Выходы элементов сравнени  соединены с управл ющими входами первого ключа и ключа, установленного между нсточником сигнала делимого - второго сомножител  и входом фильтра среднего значени . После фильтра включена нагрузка устройства.According to invented nu, in the proposed multiplier-dividing device, the goal is achieved by connecting to the two inputs of the computation element, respectively, through the first key output ;, the divider signal source and through the factor setting element — the output of the divisible-first multiplier signal source. The output of the subtraction is through the integrator and connected to the inputs of two comparison elements reacting to the signals of different sizes. The outputs of the comparison elements are connected to the control inputs of the first key and the key established between the source of the dividend signal - the second factor and the average value filter input. After the filter, the device load is turned on.

Структурна  схема множительно-делительиого устройства ; 1иведена на чертеже.Structural scheme of multiplying-divisive device; 1 depicted in the drawing.

Устройство содержит ключ у1 |:1авлени  /, элемент 2 устпвк коэффпцпента, служащий дл  изменени  диапазона измер емых отношений , элемент вычитани  3, источни ; / сигнала делител  и 5 делимого - IepBoro сомно/кител , интегратор 6, ;1,ва элемента сравнени  7 и 8, другой ключ управлени  Р, источник 10 сигнала делимого - вто1юго сомиожител  и фильтр 11.The device contains the key y1 |: 1 / i, the element 2 of the coefficient of the power factor, which serves to change the range of measurable ratios, the subtraction element 3, the source; / divider signal and 5 divisible - IepBoro somno / kit, integrator 6,; 1, comparison element 7 and 8, another control key P, source 10 of the divisible signal - second somimate and filter 11.

Предложенное устройство работает следующим образом.The proposed device operates as follows.

При открытом ключе / и выставленном коэффициенте в элементе 2 уставки коэффициента в элементе вычитани  3 образуетс  разность напр жений источников сигналов делител  и делимого - первого сомножител , котора  иосле интегрировани  в интеграторе 6 иоступает на вход элементов сравнени  7 и 8. Наир жение иосле интегратора 6 нарастает до тех иор, пока не достигнет наир жени  уставки элемента сравнени  7, на выходе которого в этот момент ио вл етс  сигнал, иеревод щий ключи / и 9 в закрытое иоложение и удерживающий их в нем. Теиерь на вход элемента вычитани  поступает только вычитаемое в виде напр жени  источника 5 сигнала делимого - иервого сомножител . Напр жение с выхода элемента вычитани  3, интегриру сь Б интеграторе 6, иостуггает на вход элементов сравнени  7 и 8. Напр жеиие иосле интегратора уменьшаетс  до тех пор, пока не достигнет наир жени  уставки элемента сравнени  8, на выходе которого в этот момент ио вл етс  сигнал, иеревод щий ключи 1 и 9 в открытое иоложение и удерживающий их в нем. Затем процесс повтор етс .With the open key / and the set factor in the element 2 of the coefficient setting in the subtraction element 3, the voltage difference between the sources of the divider and the dividend signal - the first factor, which after integration in integrator 6 and is input to the elements of comparison 7 and 8, is formed. until the setpoint of the element of comparison 7 is reached, the output of which at this moment io is a signal that guides the keys / and 9 to the closed position and holds them in it. Now the input of the subtraction element enters only the subtracted in the form of a voltage source 5 of the signal of the dividend - the first factor. The voltage from the output of subtraction element 3, integrating integrator 6 of B, and scares the input of elements of comparison 7 and 8. The voltage of the integrator decreases until it reaches the level of comparison of the setting of element of comparison 8, the output of which is at that moment A signal that guides the keys 1 and 9 to the open position and holds them in it. The process then repeats.

Ключ 9 установлен в цеии источника 10 сигнала делимого - второго сомножител . На входе фильтра // образуютс  одноиол риые пр моугольные имиульсы напр жени  с амплитудой, равной наир жению источника сигнала 10. С помощью фильтра // из этой последовательности имиульсов выдел ют посто нную составл ющую напр жени , которое пр мо пропорционально наир жению источников сигналов 5 и 10, и обратно иропорциоиально напр жению источника сигнала 4. При необходимости в качестве входных сигналов можно исиользовать вместо напр жений токи.Key 9 is installed in the source of the source 10 of the signal of the dividend - the second factor. At the input of the filter // monolithic rectangular voltage emulsions with an amplitude equal to the signal source 10 are formed. Using the filter // from this sequence of emulsions, a constant voltage component is obtained that is directly proportional to the signal power of the signal sources 5 and 10 and vice versa to the voltage of the signal source 4. If necessary, the input signals can be used instead of the voltage of the currents.

Математическа  основа работы устройства следующа .The mathematical basis of the operation of the device is as follows.

Имеетс  три входных сигнала, иапример, в виде напр жений Ui, U и 1/з, которые в течение времени, необходимого дл  измерени , не измен ютс . Получают разность наир жени  /1 и напр жени , пропорционального наир жению U, Ui- KUz, где К - коэффициент проиорциональности.There are three input signals, and for example, in the form of voltages Ui, U and 1/3, which do not change during the time required for the measurement. A difference is obtained between a gain of 1/1 and a voltage proportional to the gain of U, U - KUz, where K is the coefficient of occupationality.

Полученна  разность интегрируетс  в течение времени, пока ее интеграл не изменитс  на величину, равную разности напр жений уставок t/oi и f/02 обеих схем сравнени . Таким образоб врем  интегрировани The resulting difference is integrated over a period of time until its integral is changed by an amount equal to the difference in voltage between the settings t / oi and f / 02 of both comparison circuits. Thus, the integration time

o2  o2

и, - ки.,and, - ki.,

Затем интегрируетс  только сигнал в виде наир жени  /(2 ДО тех иор, пока его интеграл не изменитс  на величину напр жени  (Uт - ич). Это врем  интегрировани .Then, only the signal in the form of a gain / is integrated (2 BEFORE those until its integral is changed by the magnitude of the voltage (Ut-ich). This is the integration time.

иand

и.and.

6161

- ни.,- neither.

Затем оиерации иовтор ютс .Then the interactions are repeated.

Одновременно формируютс  пр моугольные однопол рные импульсы с амилитудой, равной наир женню бз, длительность которых равна Т а иромежутки между ними - Т2. Выдел ют среднее значение этой иоследовательности имиульсов Z, которое равно величииеAt the same time, rectangular unipolar pulses are formed with an amilitude equal to nair bz, the duration of which is equal to T a and the gaps between them are T2. The mean value of this and the sequence of imiuls Z, which is equal to

7- н-.7-n-

Л/ L /

Подставл   значени  TI и Т2, получим Substituting the values of TI and T2, we get

Из иолученного выражени  видно, что выходна  величина не зависит от разности уставок схем сравнени , если эта разность неизменна в момент измерени .From the expression obtained it can be seen that the output value does not depend on the difference between the settings of the comparison circuits, if this difference is unchanged at the time of measurement.

Предмет изобретени Subject invention

Множительно-делительное устройство, содержащее элемент вычитани , интегратор, два элемента сравнени , ключи управлени  и фильтр, отличающеес  тем, что, с целью упрощени  схемы устройства и повыщени  точности его работы, иервый источиик входиого сигнала через иервый ключ подсоединен к одному из входов элемента вычитани , другой вход элемента вычитани  через элемент уставки коэффициента иодсоединен ко второму источнику входного сигнала, а выход через интегратор подсоедииен ко входам элементов сравнени , выходы которых соединены с заправл ющими входами первого и второго ключей, второй вход последнего ключа соединен с третьим источником сигнала, а выход через фильтр подключен к выходной клемме устройства.A multiplier-separator device containing a subtraction element, an integrator, two comparison elements, control keys and a filter, characterized in that, in order to simplify the design of the device and improve its accuracy, the first input signal source is connected via one of the first subtractor keys , another input of the subtraction element through the coefficient setting element is connected to the second input source, and the output through the integrator is connected to the inputs of the comparison elements, the outputs of which are connected to the input equaling inputs of the first and second keys, the second input of the last key is connected to the third signal source, and the output through the filter is connected to the output terminal of the device.

G)HG) H

SU1892606A 1973-03-12 1973-03-12 POSSIBLE-PERFORMANCE DEVICE SU432527A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1892606A SU432527A1 (en) 1973-03-12 1973-03-12 POSSIBLE-PERFORMANCE DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1892606A SU432527A1 (en) 1973-03-12 1973-03-12 POSSIBLE-PERFORMANCE DEVICE

Publications (1)

Publication Number Publication Date
SU432527A1 true SU432527A1 (en) 1974-06-15

Family

ID=20545198

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1892606A SU432527A1 (en) 1973-03-12 1973-03-12 POSSIBLE-PERFORMANCE DEVICE

Country Status (1)

Country Link
SU (1) SU432527A1 (en)

Similar Documents

Publication Publication Date Title
SU432527A1 (en) POSSIBLE-PERFORMANCE DEVICE
SU1137485A1 (en) Analog computing device
SU691862A1 (en) Apparatus for computing logarithmic functions
SU417731A1 (en)
SU824223A1 (en) Multiplying device
SU442476A1 (en) Averager
SU818006A1 (en) Integrating voltage-to-time interval converter
SU1083203A1 (en) Dividing device
SU1132252A1 (en) Analog phase meter
SU947874A1 (en) Logarithmic a-d converter
SU418973A1 (en)
SU1037278A1 (en) Analog signal division device
SU467361A1 (en) Voltage integrator
SU1005081A1 (en) Multiplication-division device
SU442456A1 (en) Automatic control device
SU763914A1 (en) Pulse-width divider
SU412678A1 (en)
SU748857A1 (en) Time interval to code converter
SU434593A1 (en) FOLLOWING INTEGRATING ANALOG-DIGITAL CONVERTER
SU411437A1 (en)
SU391485A1 (en) DEVICE FOR MEASURING RESISTANCE OF RESISTORS
SU447683A1 (en) Device for optimal performance control
SU389624A1 (en) ANALOG-DIGITAL CONVERTER
SU1160440A1 (en) Device for calculating values of function a minus b in paranthesis over a plus b in paranthesis
SU659956A1 (en) Digital integrating voltmeter