SU1132252A1

SU1132252A1 - Analog phase meter

Info

Publication number: SU1132252A1
Application number: SU833646372A
Authority: SU
Inventors: Владимир Иванович Новаш; Николай Николаевич Бобко
Original assignee: Белорусский Ордена Трудового Красного Знамени Политехнический Институт
Priority date: 1983-09-28
Filing date: 1983-09-28
Publication date: 1984-12-30

Abstract

АНАЛОГОВЫЙ ФАЗОМЕТР, содержащий два входных усилител -ограничител и два интегратора со своими разр дными ключами в цеп х обратной св зи, отличающийс тем, что, с целью повьшени точности и быстродействи в него дополнительно введены входные резисторы интеграторов , два управл ющих сумматора и один выходной сумматор, причем первые входы интеграторов соединены с выходом первого усилител -ограничит ел , вторые входы интеграторов соединены с выходом второго усилител -ограничител , первый инвертирующий вход первог.о управл ющего сумматора соединен с отрицательным зажимом источника питани , первый инвертирующий вход второго управл ющего суиматора соединен с полсшительным зажимом источника питани , вторые инвертирующие входы обоих угфавл ющих . сумматоров соединены с выходом второго усилител -ограничител , неинвертирующие входы обоих управл ющих сумматоров соединены с выходом первого усилител -ограничител , выходы пер (Л вого и второго управл ющих сумматоров соединены со входами разр дных ключей соответственно первого и второго интеграторов, выходы первого и второго интеграторов соединены соответственно с инвертирующим и не |ИНвертирзтащим входами выходного сум00 матора. ND д :л дANALOG PHASOMETER containing two input limit amplifiers and two integrators with their own bit-wise in the feedback circuit, characterized in that, in order to improve the accuracy and speed, integrator input resistors, two control adders and one output an adder, the first inputs of the integrators are connected to the output of the first amplifier — the limiter is connected, the second inputs of the integrators are connected to the output of the second amplifier — the limiter, the first inverting input of the first controller with The adder is connected to the negative terminal of the power source, the first inverting input of the second control driver is connected to the secondary terminal of the power supply, the second inverting inputs of both ufvolya. the adders are connected to the output of the second amplifier limiter, the non-inverting inputs of both control adders are connected to the output of the first amplifier limiter, the outputs of the first and second control adders are connected to the inputs of the bit switches of the first and second integrators respectively, the first and second integrators are connected respectively to the inverting and not | Inverting inputs of the output sum00 of the mator. ND d: l d

Description

Изобретение относитс к электрическим измерени м, а именно к измерению угла фазоврго сдвига между :двум низкочастотными сигналами синусоидальной формы. Известен аналоговьй фазометр, содержащий входные ограничители, триггеры и основайньй на выпр млении и пследующем выделении среднего значени амплитуд сигнала, совпадаю щих по знаку двух входных синусоидальных напр жений, преобразованных в пр моугольные импульсы lj . Однако обеспечение малого запаздывани преобразовани и минимальной пульсации выходного напр жени в таком устройстве затруднительно. Наиболее близким к изобретению вп етс фазометр, содержащий два усилител -ограничител , два интегра тора с разр дными ключами в цеп х обратной св зи и схему фиксации ана логового сигнала. Разность мгновенных значений линейно измен ющихс во времени участков треугольных импульсов, формируемых на выходах и теграторов, пропорциональна фазовому сдвигу входных сигналов. Указанна разность запоминаетс и хранитс схемой фиксации аналогового сигнала 2J , Недостатком известного устройства вл етс .наличие аналогового запоминающего блока, так как обеспечение минимальной погрешности во всем диапазоне измерени фазового . сдвига затруднительно, особенно ког да отношение времени выборки к времени хранени мало, а скорость изме нени фазового сдвига значительна. Кроме того, коррекци выходного напр жени в известном устройстве происходит только ,один.раз за перио Цель изобретени - повьш1ение точ ности и быстродействи . Указанна цель достигаетс тем, что в аналоговый фазометр, содержащ два входных усилител -ограничител и два интегратора со своими разр дными ключами в цеп х обратной св зи введены вторые входные резисторы ин теграторов, два управл кнцих суммато ра один выходной сумматор, причем первые входы интеграторов соединены с выходом первого усипител тограничител , вторые входы интеграторов соединены с выходом второго усилите л -ограничител , первый инвертирующий вход первого управл ющего сумматора соединенс отрицательным зажимом источника питани , первый инвертирующий .вход второго управл ющего сумматора соединен с положительным зажимом источника питани , вторые инвертирующие входы обоих управл ющих сумматоров соединены с выходом второго усилител -ограничител , неинвертирующие входы обоих управл ющих сумматоров соединены с выходом первого усилител -ограничител , выходы первого и второго управл ющих.сумматоров соединены со входами разр дных ключей соответственно первого и вто-. рого интеграторов, выходы первого и второго интеграторов соединены соответственно с инвертируюп1им и неинвертирующим входами выходного сумматора . На фиг. 1 приведена структурна схема фазометра; на фиг. 2 - временна диаграмма напр жений, по сн юща работу устройства. Фазометр содержит первьй и второй усилители-ограничители 1 и 2, выходы которых срединены с первым и вторым входами первого и второго интеграторов 3 и 4 со своими разр дными ключами 5 и 6 в цеп х обратной св зи интеграторов, первьй и второй управл ницие сумматоры 7 и 8, первые входы которых подсоединены к выходу усилител -ограничител 1 и к первым входам интеграторов 3 и 4, а вторые входы подключены к выходу усилител ограничител 2 и ко вторым входам интеграторов 3 и 4, при этом третий вход сумматора 7 соединен с шиной минус источника питани , а сумматор 8 - с шиной плюс, выходной сумматор 9, входы которого соединены с выходами интеграторов 3 и 4, разр дные ключи которых соединены с выходами су1 маторов 7 и 8. Выход сумматора 9 вл етс выходом устройства . Устройство работает следующим образом . Синусоидальные входные напр жени и (.и Uj подаютс на входы усилителей-ограничителей 1 и 2, которые формируют на своих выходах двупол рные . пр моугольные импульсы U и 1} (фиг.2 о и 5 ).Амплитуды импульсов напр жений и и и вл ютс одинаковыми и определ ютс величиной напр жений вспомогательного двупоп рногоThe invention relates to electrical measurements, namely to measuring the phase shift angle between: two low-frequency, sinusoidal signals. The known analog phase meter contains input limiters, triggers, and baseline on rectifying and then extracting the average value of the signal amplitudes that match the sign of two input sinusoidal voltages converted to square pulses lj. However, it is difficult to ensure a small lag in the conversion and the minimum ripple of the output voltage in such a device. The closest to the invention is a phase meter, which contains two amplifier-limiters, two integrators with bit switches in the feedback circuit, and an analog signal fixation circuit. The difference in the instantaneous values of the linearly varying in time portions of the triangular pulses generated at the outputs and of the integrators is proportional to the phase shift of the input signals. This difference is stored and stored by the analog signal lock circuit 2J. A disadvantage of the known device is the presence of an analog storage unit, since it provides minimal error in the entire phase measurement range. The shift is difficult, especially when the ratio of the sampling time to the storage time is small, and the rate of change of the phase shift is significant. In addition, the correction of the output voltage in a known device occurs only once for the period. The purpose of the invention is to improve the accuracy and speed. This goal is achieved by the fact that a second integrator input resistors are entered into an analog phase meter containing two input amplifiers of the limiter and two integrators with their own bit switches in the feedback circuits, two control adders one output adder, and the first inputs of the integrators connected to the output of the first amplifier of the limiter, the second inputs of the integrator are connected to the output of the second amplifier; the first inverting input of the first control adder is connected to the negative terminal of the source power supply, the first inverting input of the second control adder is connected to the positive terminal of the power source, the second inverting inputs of both control adders are connected to the output of the second amplifier limiter, non-inverting inputs of both control adders are connected to the output of the first limit amplifier, outputs of the first and the second control. accumulators are connected to the inputs of the bit keys of the first and second, respectively. integrators, the outputs of the first and second integrators are connected respectively to the inverting and non-inverting inputs of the output adder. FIG. 1 shows the flowmeter diagram; in fig. 2 is a time diagram of the voltages explaining the operation of the device. The phase meter contains the first and second limiting amplifiers 1 and 2, the outputs of which are centered with the first and second inputs of the first and second integrators 3 and 4 with their own bit switches 5 and 6 in the feedback circuits of the integrators, the first and second controls of the adders 7 and 8, the first inputs of which are connected to the output of amplifier-limiter 1 and to the first inputs of integrators 3 and 4, and the second inputs are connected to the output of amplifier of limiter 2 and to the second inputs of integrators 3 and 4, while the third input of the adder 7 is connected to the bus minus power source, and sum Matrix 8 is a bus plus, an output adder 9, the inputs of which are connected to the outputs of integrators 3 and 4, the bit switches of which are connected to the outputs of the compressors 7 and 8. The output of the adder 9 is the output of the device. The device works as follows. Sinusoidal input voltages and (.and Uj are fed to the inputs of limiting amplifiers 1 and 2, which form two-polar rectangular pulses U and 1} at their outputs (figure 2 and 5). The amplitudes of the voltage pulses and and and are the same and are determined by the magnitude of the auxiliary two-component stresses

источника питани , модули напр жений которого равны Е .power supply whose voltage modules are equal to E.

Интеграторы 3 и 4 производ т одновременное интегрирование суммы напр жений УЗ и 1/4 , вчд которой приведен на фиг.2 Ь . В промежутке времени от момента i| до i разр дны ключ 5 разомкнут, и выходное напр жение интегратора 3 описываетс выражением The integrators 3 and 4 produce the simultaneous integration of the sum of the UZ and 1/4 voltages, which is shown in Figure 2b. In the time interval from the moment i | to i bits, switch 5 is open, and the output voltage of integrator 3 is described by

Ufe-kj U..Ufe-kj U ..

t,t,

в промежутке времени от момента t, ДОЬй разр дный ключ 6 разомкнут и выходное напр жение интегратора 4 описываетс выражениемin the time interval from the time t, the DOYG bit switch 6 is open and the output voltage of the integrator 4 is described by the expression

U .U.

Ur--k (, Ur - k (,

где N - передаточные коэффициенты интеграторов, которые дл обоих входов каждого интегратора выбираютс одинаковыми.where N is the integrator transfer coefficients, which are the same for both inputs of each integrator.

Каждый из интеграторов за один цикл разомкнутого состо ни своих разр дных ключей производит интегрирование двух соседних разнопол рных импульсов суммы 0 + и , при этом благодар сдвигу циклов интегрировани на половину периода на выходах интеграторов образуютс трапециевидные импульсы и и и J одинаковой формы, но разной пол рности (фиг.22) Разность мгновенных значений этих импульсов во времени неизменна и пропорциональна фазовому сдвигу входных сигналов.Each of the integrators in one open-loop cycle of their bit switches integrates two adjacent opposite-polarity pulses of the sum 0 + and, due to the shift of the integration cycles by half the period, trapezoidal pulses and and J of the same shape, but of different sex, are formed at the integrating cycles 22) The difference in the instantaneous values of these pulses over time is constant and proportional to the phase shift of the input signals.

Вьщеление разности U iJg осзтцествл етс при помощи выходного сумматора 9 параллельного действи , работа которого описываетс выражениемThe allocation of the difference U iJg is determined by using the output adder 9 of parallel action, whose operation is described by the expression

U,-kiU,-Ue.U, -kiU, -Ue.

При этом передаточный коэффициент К выбираетс одинаковым дл инвертирующего и неинвертирующего входов сумматора 9,In this case, the transfer coefficient K is chosen the same for the inverting and non-inverting inputs of the adder 9,

Дл управлени работрй разр дных ключей 5 и 6 используютс управл ющие сумматоры 7 и 8 параллельного действи . Как следует из сравнени iфиг.26 и 22 , дл обеспечени опи- .To control the operation of the bit keys 5 and 6, control adders 7 and 8 of parallel action are used. As follows from the comparison of Fig.26 and 22, to provide opi.

санной последовательности работы интеграторов разр дные ключи 5 и 6 должны быть поочередно замкнуты в те промежутки времени, когда сумма UI + UA равна нулю (фиг.2а ). В эти промежутки времени отличной от нул вл етс разность сигналов приведенна на фиг.2 е . Дп замыкани ключа 5 должны бьггь использо.ваны отрицательные импульсы разности У -у. , а дл замыкани ключа 6 положительные импульсы этой разности Дл обеспечени четкой работы разр дных ключей, вьшолненных, например, на основе полевых транзисторов с р-П переходом, как в приведеннойна фиг.1 схеме, требуетс дополнительное усиление и смещение разности и/) (фиг.2 иа ) . В качестве источникаопорного напр жени дл получени смещени используетс двупол рный источник питани , модули напр жений которого равны Е. Работа управл ющих сумматоров 7 и 8 описываетс вьфажени миThe integrator bit sequences 5 and 6 should be alternately closed during the time intervals when the sum UI + UA is zero (Fig. 2a). At these time intervals, the difference between the signals shown in Fig. 2e is different from zero. DP key closure 5 should be used negative pulses of the difference Vy. and the positive pulses of this difference are used to close the key 6. To ensure accurate operation of the bit switches made, for example, based on field-effect transistors with a p – P junction, as in the circuit shown in FIG. 1, additional amplification and offset of the difference and /) ( figure 2 ia). A bi-polar power source is used as the source of the reference voltage for obtaining bias, the voltage moduli of which are equal to E. The operation of the control adders 7 and 8 is described by compressors

6-,l-EVt2(U,-UO-. Ив-Щ-ЕиЩиз-и),6-, l-EVt2 (U, -UO-. Yves-Shch-EuShchiz-i),

в которых передаточные коэффициенты К и К2 по соответствующим входамin which the transfer coefficients K and K2 on the corresponding inputs

сумматоров 7 и 8 выбираютс из услови четкой работы разр дных клю чей во всем диапазоне изменени напр жений ijg и и.adders 7 and 8 are selected from the conditions for the accurate operation of the discharge keys in the whole range of variation of the voltages ijg and and.

При изменении пол рности фазового сдвига входных сигналов на обратную измен етс пол рность импульсов на выходах интеграторов 3 и 4, а также пол рность напр жени ОлНа, выходе фазометра.When the polarity of the phase shift of the input signals is reversed to reverse, the polarity of the pulses at the outputs of the integrators 3 and 4, as well as the polarity of the voltage OH, the phase meter output, changes.

Предлагаемое устройство принципиально позвол ет получить более высокую точность, так как выходной сигнал в предлагаемой схеме отрабатываетс с одинаковой точностью при любом фазовом сдвиге входных напр жений и при любой скорости изменени этого сдвига во времени.The proposed device fundamentally allows one to obtain higher accuracy, since the output signal in the proposed scheme is processed with the same accuracy at any phase shift of the input voltages and at any rate of change of this shift in time.

Устройство также обладает более высоким быстродействием, так как коррекци выходного напр жени произво:дитс два раза за период.The device also has a higher speed, since the output voltage correction output is: twice a period.

Claims

ANALOGUE PHASOMETER containing two input limiter amplifiers and two integrators with their bit keys in feedback circuits, characterized in that, in order to improve accuracy and speed, integrator input resistors, two control adders and one output adder are additionally introduced into it, the first the integrator inputs are connected to the output of the first limiter amplifier, the second integrator inputs are connected to the output of the second limiter amplifier, the first inverting input of the first control adder is connected to a negative power supply terminal, the first inverting input of the second adder control connected to the positive power supply terminal, the second inverting inputs of the two control. adders are connected to the output of the second amplifier-limiter, non-inverting inputs of both control adders are connected to the output of the first amplifier-limiter, the outputs of the first and second control adders are connected to the inputs of the bit keys of the first and second integrators, respectively, the outputs of the first and second integrators are connected respectively to the inverting and non-inverting ₍ inverting inputs of the output adder.

>

<. ί