Изобретение ОТНОСИТСЯ к электроизмерительной и цифро-аналоговой вычислительной технике. Известен преобразователь код-анало содержащий источник опорного напр жени , переключатель и управл емый делитель напр жени , выход которого подключен к выходу устройства 1. Недостатком устройства вл етс высокое выходное сопротивление. Известен также преобразователь код-аналб1г, содержащий источник опор ных напр жений, управл емый делитель напр жени , операционный усилитель, первый масштабный резистор и первый переключатель, первый и второй входы которого подключены к выходам истоМ ника опорных напр жений, выход Первого переключател соединен с аналоговым ВХОДОМ управл емого делител напр жени , цифровые входы которого подключены к шинам знаковых разр дов входного кода, а выход соединен с ин вертирующим входом операционного уси лител и первым выводом первого масштабного резистора 2J. Недостатком известного устройства вл етс сравнительно низка точность преобразовани иЗ-за смещени ( дрейфа) нул операционного усилител . Цель изобретени - повышение точности преобразовани кода в напр жение . Поставленна , цель дoctигaeтc тем что в преобразователь код - аналог, содержащий источник опорных напр жений , управл емый делитель напр жени операционный усилитель, первый маештабный резистор и первый переключатель , первый и второй входы которого подключены к выходам источника опорных напр жений, выход первого переключател соединен с аналоговым входом управл емого делител напр жени , цифровые входы которого подключены к шинам знаковых разр дов входного кода, а выход соединен с инвертирующим входом операционного усилител и Первым выводом первого масштабного резистора, введены втр рой переключатель, второй масштабный резистор, генератор импульсов, интегрирующий блок и дешифратор, пер вый вход которого соединен с шиной знакового разр да входного кода, второй вход подключен к генератору импульсов и к управл ющему входу второго переключател , первый вход которого соединен с выходом операционного усилител , второй вход с йхорым выводом первого масштабного резистора и первым выводом второго масштабного резистора, второй вывод которого соединен с нулевой шиной, при этом третий вход первого переключател подключен к выходу дешифратора , а первый и второй выходы второf-o переключател соединены с входами интегрирующего блока, выход koToрогО подключен к выходной шине. Входным параметром устройства вл етс двоичный код, абсолютна величина которого подаетс на управл ющие входы управл емого делител Напр жени , а знак - на дешифратор, выходным Параметром - выходна аналогова интегральна величина интегрирующего блока./ На чертеже приведена структурна электрическа схема преобразовател код - аналог. Устройство содержит операционный усилитель 1 с масштабными резисторами 5 И 10, источник опорных напр жений 2, первый переключатель 3 управл емый делитель напр жени 4, второй переключатель 6, плавающую нагрузку 7 генератор пр моугольных импульсов 8, дешифратор 9 и интегрирующие устройства 11, На чертеже обозначено: 3 Но р - знаковый разр д входного кода , N- абсолютна величина входного -разр дного кода, 1р, 2р...н Р разр ды входного кода. Преобразователь работает в двух периодических повтор ющихс режимах, частота повторени которых определ етс ёыходной частотой генератора 8. В первом режиме с помощью переключател 6, управл емого генератором 8 клеммы кл. 1 и кл. 2 нагрузки 7 подключены соответственно к точке соединени резисторов 5 и 10 и к выходу операционного усилител 1, С помощью переключател 3, управл емого дешифратором 9. на аналоговый вход управл емого делител напр жени t подключено отрицательное опорное напр жение источника опорных напр жений 2 в случае высокого уровн входного сигнала (3 н, ) или положительное напр жение - в случае низкого уровн входного сигнала (3 и, ). В этом случае выходна величина (Ч) интегрируюи его устройства 11 с учетом смещени и дрейфа нул операционного усилител 1 определ етс . выражением: )6t, L и л1 - соответственно теорети ческое значение тока на грузки и погрешность то ка, вызванна смещением и дрейфом нул усил тел .. 1, ( - коэффициент передачи интегрирующего устройства 11. Во втором режиме положени переключателей 3 и 6 измен ютс На hpoTH воПоложные. В этом случае клеМмы кЛ. 1, кл. 2 соотёетстееннсГподключеиы k выходу усилител 1 и томкё соединени ()езйсторов 5 и 10. На йна логовый бход управл емого Делител напр жений k подключено положительное опорное напр жение источника напр жений 2 при положительном входном коде Или отрицательное - при отрицательном входном коде, В этом случае 1 | Ьо-дэ а. 3 Тк Следовательно при , где Тц - врем С.период) коррекции, результирующа величина погрешности , вызванна нулевым смещением усилител 1 , в процессе усреднени исключаетс . Работа дешифратора описываетс следующим логическим выражением Q abvab, где Q - функци управлени переключателем 3 ( переключательна функци ), а, Ь - логические потенциалы, определ ющие соответственно знак входного кода и пол рность .(или потенциал) выходных импульсов .генератора 8. Высока точность преобразовани при незначительных дополнительных аппаратурных затрэтах позвол ет расширить область применени данного устройства особенно в услови х сильного вли ни внешних дестабилизирующих факторов и в длительных режимах преобразовани . Результаты испытаний показывают возможность снижени величины погрешности от смещени нул усилител не менее чем в 1,00 раз в полном рабочем диапазоне температур -60 - ,The invention relates to electrical and digital-analog computing. A code-analog converter containing a reference voltage source, a switch and a controlled voltage divider, the output of which is connected to the output of the device 1, are known. A disadvantage of the device is the high output resistance. A code-analog converter is also known. It contains a source of reference voltages, a controlled voltage divider, an operational amplifier, a first scale resistor and a first switch, the first and second inputs of which are connected to the outputs of the reference voltage source, the output of the First switch is connected to an analog The INPUT of the controlled voltage divider, the digital inputs of which are connected to the buses of the sign bits of the input code, and the output is connected to the inverting input of the operating amplifier and the first output of the first mass staff resistor 2J. A disadvantage of the known device is the comparatively low conversion efficiency from 3 to the bias (drift) of the operational amplifier. The purpose of the invention is to improve the accuracy of code conversion to voltage. The goal is to be confirmed by the fact that the converter code is an analogue that contains a source of reference voltages, a controlled voltage divider, an operational amplifier, the first control resistor and the first switch, the first and second inputs of which are connected to the outputs of the reference voltage source, the output of the first switch is connected with an analog input of a controlled voltage divider, the digital inputs of which are connected to the buses of the sign bits of the input code, and the output is connected to the inverting input of the operational amplifier and the The output of the first scale resistor is inserted into the switch, the second scale resistor, the pulse generator, the integrating unit and the decoder, the first input of which is connected to the sign bit bus of the input code, the second input is connected to the pulse generator and to the control input of the second switch, the first input of which is connected to the output of the operational amplifier, the second input with the y pin of the first scale resistor and the first pin of the second scale resistor, the second pin of which is connected to the zero bus, n and wherein the third input of the first switch is connected to the output of the decoder, and first and second outputs vtorof-o switches are connected to inputs of the integrating unit, koTorogO output is connected to the output bus. The input parameter of the device is a binary code, the absolute value of which is fed to the control inputs of the controlled voltage divider, and the sign is sent to the decoder, the output parameter is the output analog integral value of the integrating unit. / The drawing shows the electrical circuit of the converter code - analog. The device contains an operational amplifier 1 with large-scale resistors 5 and 10, a source of reference voltages 2, a first switch 3, a controlled voltage divider 4, a second switch 6, a floating load 7, a square pulse generator 8, a decoder 9 and integrating devices 11, In the drawing denoted: 3 But p is the sign bit of the input code, N is the absolute value of the input-bit code, 1p, 2p ... n P bits of the input code. The converter operates in two periodic repetitive modes, the repetition frequency of which is determined by the output frequency of the generator 8. In the first mode, using the switch 6, controlled by the generator 8, terminal cl. 1 and cl. 2 loads 7 are connected respectively to the connection point of resistors 5 and 10 and to the output of operational amplifier 1; With the help of switch 3, controlled by decoder 9. A negative reference voltage of reference source 2 is connected to the analog input of the controlled voltage divider t high input signal level (3 n,) or positive voltage in case of low input signal level (3 and,). In this case, the output value (F) is integrated with its device 11, taking into account the bias and the drift zero of the operational amplifier 1, is determined. expression:) 6t, L and l1 - respectively, the theoretical value of the current on the load and the current error caused by the displacement and drift zero of the amplification of the phone. 1, (- the transfer ratio of the integrating device 11. In the second mode, the positions of the switches 3 and 6 change In this case, the cells of CL1, CL.2 correspond to the ste- nesG connection to the output of amplifier 1 and the connection volume () of resistors 5 and 10. A voltage source of the controlled voltage divider k is connected to a positive voltage source 2 positive input code Or negative when the input code is negative, In this case, 1 | Lo-de A. 3 Tk Therefore, when, where TC is the correction time period), the resultant error caused by the zero offset of amplifier 1 is excluded in the averaging process. The operation of the decoder is described by the following logical expression Q abvab, where Q is the control function of switch 3 (switching function), a, b are logical potentials determining the sign of the input code and polarity respectively. (Or potential) of the output pulses of the generator 8. High accuracy conversion with minor additional hardware costs allows to expand the scope of application of this device, especially under the conditions of strong influence of external destabilizing factors and in long neither The test results show the possibility of reducing the magnitude of the error from zero bias of the amplifier by at least 1.00 times in the full operating temperature range -60 -,