Claims (2)
Поставленна цель достигаетс тем, что в преобразователь напр жени в код с числом ступеней, равным числу двоичных разр дов преобразовани , содержащий в первой ступени орган сравнени , первый вход которого соединен с входной шиной, второй вход - с выходом цифро-аналогового преобразовател первой ступени, а выход - с первым входом блока формировани выходных данных, а в второй и последующих ступен х по два органа сравнени , первые входы которых соединены с . входной шиной, при этом второй вход 396 первого органа сравнени - с выходом первого цифро-аналогового преобразовател соответствующей ci.ieHn, а вы ходы - с вторым и последующими выходами блока формировани выходных дЗн иых, введены в вторую и последующие ступени преобразовател напр жени в код вторые цифро-аналоговые преобразователи , а в третью и последующие ступени два блока управлени , входы котбрых соединены с выходами блока формировани , выходных данных, а выходы - с входами первого и второго цифро-аналогового преобразовател третьей и последующих ступеней преобразовател напр жени в код, при этом выходы вторых цифро-анало.говыХ преобразователей второй и последующих ступеней соединены с вторыми входами вторых органов сравнени соответствующих ступеней. На фиг. 1 представлена структурна схема преобразовател напр жени а код; на фиг. 2 - принцип форми ровани эталонных напр жений в преобразователе . Преобразователь содержит органысравнени 1-9, цифро-аналоговые преобразователи 10-18, блоки ig-Zt управлени цифро-айалоговыми преобразо вател ми, блок 25 формировани выход ных данных и входную шину 26. Преобразователь работает следующим образом. В исходном состо нии опорные напр жени на первых входах органов сравнени формируютс цифро-аналоговыми преобразовател ми каждой из разр дных ступеней в соответц:твии с двоичным кодом, подаваемым на их входы, при этом на цифро-аналоговые преобразователи 10-18 подаютс посто нные коды обеспечивающих формирование неизменных опорных напр жений, равных 1/2 Хтач V Xmdx, 3/ Хгпа- 1/8 3/8 Хг ах. 1/16 Хтс(х 3/1бу 1/32 ,, 3/32 Xv-ncix , где ма симальное значение входного напр жени . В общем случае текущие значени опорных напр жений, формируемых на выходах цифро-аналоговых преобразова гелей, равны: и1. mdx где U - эталонное напр жение подаваемое на первый вход органа сравнени ; j - номер .органа сравнени , на вход которого подаетс напр жение с данного цифроаналогового преобразовател ; i - номер разр дной ступени. При подключении преобразуемого напр жени к входной шине 26 опорные напр жени органов сравнени мпадших ступеней, начина с третьей, измен ютс в соответствии с состо ни ми органов сравнани данной и старших ступеней. При этом алгоритм изменени формируёт опорные напр жени органов сравнени младших ступеней таким образом , что к концу цикла преобразовани опорные напр жени каждой из ступеней охватывали участок диапазона. внутри которого лежит преобразуема величина. . Данный алгоритм обеспечивает услови , при которых по окончании процесса уравновешивани изменение состо ни одного из органов сравнени , св занное с попаданием измер емой величины в зону нечувствител-ьности. приводит к изменению эталона и состо ни только второго органа срав. данной ступени, не вызыва изменени состо ни органов сравнеи в других ступен х. Соответстенно- этому изменению состо ний оранов сравнени измен етс только ифра в одном разр де выходного коа и ошибка цифрового представлени реобразуемой величины при этом не ревышает одного кванта. Сигналы с выходов органов сравнени поступают на блок 25 формировани выходнцх данных и на логические блоки управлени цифро-аналоговыми преобразовател ми, на выходе которых формируютс сигналы управлени , с помощью которых реализуетс данный алгоритм. В соответствии с алгоритмом опорное напр жение четного органа сравнени третьей ступени принимает значение 5/8 при попадании входного сигнала в интервал от 3/3 х до и остаетс равным 1/8 при входном сигнале от О до 3/8 опорное напр жение нечетного органа сравнени увеличиваетс до 7/8 х при входном сигнале от 5/8 до х,, и остаетс прежним при входном сигнале от О до 5/8 хт«х. Аналогично формируютс опорные напр жени младших разр дных ступе ней, при этом 8 общем случае текущие значени опорных напр жений, формируемых на входе j-ro органа сравнени -ой ступени, определ ет с выражением: и olfAx. Ч 1 -шах ,. 1где d - выходные логические пере менные (управл ющие сигн лы ) блоков управлени со ответствующими цифро-ана говыми преобразовател ми вычисленными по формулам i a-i4 . -i-M о; vo|-:c(l5, vd. С , а; с(1 va d 4,Г -1 ol --oi-l i 1 , 4д 4, 35.. .: « va3c.c.N 5 4 va J а|а-| , ;VS H i«l4 VQl,. /Гг. 1 .«f . 5. Vci;V ;V vc,Ja1vc,Jc,J; 2- ;«i-«j«5v«- i« 1«3 5 «7«3«b В - номер входа цифро-анало.го гопреобразовател . разр д старший. Выходные логические переменные ганов сравнени определ ютс в соо ветствии с выражением: 1, при X UaTi О, при X и 3Ti I где i - номер разр дной ступени пре-, образовател ; j - 1 дл органов сравнени старшей ступени и четных органов сравнени последующих младших ступеней; j О дл нечетных органов сравнени разр дных ступеней начина с второй; X - текущее значение преобразуемого напр жени . В соответствии с изменением входного кода цифро-аналоговыхпреобразователей мен ютс значени эталонных : напр жений, подаваемых на соответствующие органы сравнени , что приводит к формированию новых значений входных кодов цифро-аналоговых преобразователей . Код на выходе формировател выходных данных определ етс выражением: . -, : . где д - логическа функци , определ юща 1 или О в i-OM разр де кода. Первый радр д старший. логическа переменна , описывающа состо ние J-ro органа сравнени 1-6й ступени, Единицам в выходном коде преобразовател в этом случае соответствуют участки диапазона, отмеченные на фиг. 2 отрезками линий. Процесс продолжаетс до тех пор, пока не наступит соответствие кода формировател выходных данных значению входного напр жени . Предлагаемый преобразователь обеспечивает положительный эффект, закпючающийс в повышении достоверности преобразовани входного сигнала в код путем устранени ошибки неодноэначности считывани . Формула изобретени Преобразователь напр жени в код, содержащий в первой ступени орган сравнени , первый вход которого соединен с входной шиной, второй вход с выходом цифро-аналогового преобразовател первой ступени, а выход - с первым выходом блока формировани выходных данных, а в второй и последующих ступен х по два органа сравнени , первые входы которых соединены с входной шиной, при этом второй вход первого органа сравнени каждой ступени - с выходом первого цифро-аналогового преобразовател со ответствующей ступени, а выходы - с вторым и последующим выходами блока формировани выходных данных, отличающ.ийс -тем, что, с целью повышени быстродействи и достоверности преобразовани напр жени в код в вторую и последующие ступени преобразовател напр жени , в код введены вторые Цифро-аналоговые преобразователи, а в третью и последующие ступени два блока управлени , входы которых соединены с соответствующими выходами блока фЪр,мировани выходных данных, а выходы58 с входами первого и второго цифроаналогового преобразовател третьей и последующих ступеней преобразовател , при этом выходы вторых цифрою аналоговых преобразователей второй и последующих ступеней соединены с вторыми входами вторых органов сравнени соответствующих ступеней. Источники информации, прин тые во внимание при экспертизе 1.Беломе.стных-8. Д., Касперовим А. Н. . Бьютродействующий-аналого-цифровой преобразователь с набором пороговых элементов. - Автометри , 1970, № 2. The goal is achieved by the fact that, in a voltage converter, a code with a number of stages equal to the number of binary conversion bits, contains in the first stage a reference organ, the first input of which is connected to the input bus, the second input - with the output of the first-stage digital-analog converter, and the output is connected to the first input of the output data generating unit, and in the second and subsequent steps there are two comparison units, the first inputs of which are connected to. input bus, while the second input 396 of the first control unit with the output of the first D / A converter corresponding to ci.ieHn, and the outputs with the second and subsequent outputs of the output forming unit, are entered into the second and subsequent steps of the voltage converter in the code the second digital-to-analog converters, and in the third and subsequent stages two control blocks, the inputs are connected to the outputs of the forming unit, the output data, and the outputs to the inputs of the first and second digital-to-analog converter and subsequent stages in the converter voltage code which outputs second digital-converters analo.govyH second and subsequent stages are connected to second inputs of the second comparator bodies respective stages. FIG. Figure 1 shows the voltage transformer a code; in fig. 2 - the principle of forming reference voltages in the converter. The converter contains comparisons 1-9, digital-to-analog converters 10-18, blocks ig-Zt control of digital-analog converters, output data generating unit 25 and input bus 26. The converter works as follows. In the initial state, the reference voltages at the first inputs of the comparison bodies are formed by digital-analog converters of each of the discharge stages in accordance with the binary code supplied to their inputs, while constant-digital codes are supplied to the digital-analog converters 10-18. providing the formation of constant reference stresses equal to 1/2 Htach V Xmdx, 3 / Khgpa- 1/8 3/8 Xg ah. 1/16 Xx (x3 / 1u 1/32 ,, 3/32 Xv-ncix, where the maximum value of the input voltage. In general, the current values of the reference voltages generated at the outputs of the digital-analogue conversion gels are: mdx where U is the reference voltage supplied to the first input of the comparison body, j is the number of the comparison authority, and the input voltage of this digital-to-analog converter is applied to the input; i is the number of the discharge level When the converted voltage is connected to the input bus 26, the reference voltages are the tension of the organs comparing the dead stages, starting with the third, change in accordance with the state of the organs of comparison of this and higher stages.At the same time, the change algorithm forms the reference voltages of the organs of comparison of the lower stages in such a way that by the end of the conversion cycle the reference voltages of each of the stages cover a portion of the range. This algorithm provides the conditions under which, at the end of the balancing process, a change in the state of one of the organs of comparison associated with the ingress of the measured quantity into the zone of realistically. leads to a change in the standard and the state of the second organ only. of this stage, without causing changes in the state of the organs compared to other stages. Correspondingly, this change in the state of comparison of oranges changes only the number in one bit of the output code, and the error in the digital representation of the value being transformed does not exceed a single quantum. The signals from the outputs of the comparator bodies are fed to the output data generating unit 25 and to the logic control blocks of the digital-analog converters, at the output of which control signals are generated, with the help of which this algorithm is realized. In accordance with the algorithm, the reference voltage of an even-numbered comparator of the third stage is 5/8 when the input signal falls in the range from 3/3 x to and remains equal to 1/8 when the input signal is from O to 3/8, the reference voltage of the odd-numbered comparison organ increases to 7/8 x when the input signal is from 5/8 to x ,, and remains the same when the input signal is from 0 to 5/8 xm? x. Similarly, the reference voltages of the lower bit steps are formed; in this case, in the general case, the current values of the reference voltages, formed at the input of the j-ro organ, are compared with the expression: and olfAx. H 1-shah,. 1 where d is the output logic variables (control signals) of the control blocks with the corresponding digital-analog converters calculated using the formulas i a-i4. -i-M about; vo | -: c (l5, vd. C, a; c (1 va d 4, G -1 ol - oi-l i 1, 4d 4, 35. ..: "va3c.cN 5 4 va J a | a- |,; VS H i "l4 VQl ,. / Gg. 1." f. 5. Vci; V; V vc, Ja1vc, Jc, J; 2-; "i-" j "5v" - i "1" 3 5 "7" 3 "b B is the number of the input of the digital-analogue of its transducer. The most significant bit. The output logical variables of the comparison companions are determined in accordance with the expression: 1, with X UaTi O, with X and 3Ti I where i is the number of the pretreatment stage educator; j is 1 for the higher comparison and even even comparison organs of the subsequent lower stages; j O for the odd comparison level organs of the discharge levels, starting with the second; X is the current value of the transform In accordance with the change in the input code of the digital-analog converters, the values of the reference voltages applied to the corresponding comparison bodies change, which leads to the formation of new values of the input codes of the digital-analog converters. The code at the output of the output data generator is defined by the expression: . -,:. where g is a logical function that defines 1 or O in the i-OM code bit. The first radr d senior. a logical variable describing the state of the J-ro of the organ of the comparison of the 1-6th stage. In this case, the units in the output code of the converter correspond to the parts of the range marked in FIG. 2 line segments. The process continues until the output driver code matches the input voltage value. The proposed converter provides a positive effect, which increases the reliability of converting the input signal to the code by eliminating read ambiguity errors. Claims The voltage converter is a code containing, in the first stage, a comparison unit, the first input of which is connected to the input bus, the second input with the output of the digital-analog converter of the first stage, and the output with the first output of the output data generation unit, and the second and subsequent stages of two comparison units, the first inputs of which are connected to the input bus, the second input of the first comparison body of each stage with the output of the first digital-analog converter of the corresponding stage, and the outputs with the second and subsequent outputs of the output data generating unit, characterized by the fact that, in order to increase the speed and reliability of converting voltage into a code into the second and subsequent steps of a voltage converter, the second D / A converters are entered into the code, and the third and the subsequent stages are two control units, the inputs of which are connected to the corresponding outputs of the fyr block, which are output data, and the outputs 58 with the inputs of the first and second digital-to-analogue converters of the third and subsequent stages photoelectret, wherein the outputs of the second digital-to-analog converter the second and subsequent stages are connected to second inputs of the second comparator bodies respective stages. Sources of information taken into account in the examination 1. Belome.stnyh-8. D., Kasperov A.N. Butero-analog-to-digital converter with a set of threshold elements. - Avtometri, 1970, № 2.
2.Авторское свидетельство СССР № 507930, кл. Н 03 К 13/17, .1976 ( прототип). iS(L 1i I I М I } f I j I I I I I (I i «/ i«2 Y t-3 / 5.2 H-r-r( t «i/ 4.2Ч/ f-:f I{j- 5 у 5,25 Фи,2 32л I М I I Г I И ( I I I И ,1 I-Ч V- . -j 2 2. USSR author's certificate number 507930, cl. H 03 K 13/17, .1976 (prototype). iS (L 1i II M I} f I j IIIII (I i "/ i" 2 Y t-3 / 5.2 Hrr (t "i / 4.2H / f-: f I {j- 5 from 5.25 Fi, 2 32l I M II G I I (III I, 1 I-H V.-. -J 2