Claims (2)
Изобретение относитс к вычислительной и измерительной технике и может быть использовано в устройствах управлени ЭВМ и электронных коммутаторах . Известен распределитель импульсов, содержащий регистр, соединенный с шиф ратором и дешифратором, элементы запрета и элементы И. J. Недостаток устройства - невозможность автоматического изменени после довательности вьщачи этих сигналов, что ограничивает область его применени . Наиболее близок к предлагаемому распределитель импульсов, содержащий генератор импульсов, а в каждом канал элементы И, триггер и элемент НЕТ 2 Недостатками этого устройства вл ютс то, что переключение сигналов на информационной шине может происходить только в статическом режиме, что приводит к сбою выходной информации, а также то, что задержка выходньк сиг налов относительно импульсов генератора различна, что ограничивает область его применени . Цель изобретени - повышение помехоустойчивости и расширение функциональных возможностей. Поставленна цель достигаетс тем, что в распределитель импульсов, содержащий в каждом канале элемент И, первые входы каждого из которых подключены к выходу генератора импульсов, а выходы - к соответствующим выходным шинам, и RS-триггер, введены резистр , блок приоритета и элемент задержки, а в каждый канал - элемент ИЛИ, причем первые входы элементов ИЛИ соединены с шиной сброса, вторые входы с выходами соответствунжщх элементов И, а выходы элементов ИЛИ подключены к R-входам соответствующих RS-триггеров, 5-входы которых соединены с соответствун цими информационными шинами, при этом выходы RS-триггеров через соединенные последовательно регистр и блок приоритета подключены ко вторым входа соответствующих элементов И, кроме того, выход генератора импульсов через элемент задержки соединен с управл ющим входом регистра. На чертеже представлена функционал на схема устройства. Схема содержит генератор импульсовj а каждый канал распределител импульсов содержит вы ходную шину (выход) 2, элемент И 3, информационную шину 4, RS-триггер 5 и элемент ИЛИ 6, регистр 7, блок 8 приоритета, шину 9 сброса и элемент 10 задержки. Устройство работает следующим образом . На шину 9 устройства поступает сигнал Сброс. По этому сигналу RS триггеры 5 устанавливаютс в состо ние О. Эта информаци .записываетс на регистр 7 и через 8 приоритета и элементы И 3 поступает на выходные шины 2, Информаци с информационной шины 4 з.аписываетс на RS-триггер 5 и по задержанному сигналу от генератора 1 импульсов переписываетс на регистр 7. По следующему сигналу гене ратора 1 импульсов она по вл етс на одном из выходов элемента И 3, вл ющемс выходной .шиной k устройства, имеющего на первом входе 1 которое св зано с содержимым раз р дов регистра 7 и приоритетностью соответствующего разр да. Этот сигнал производит сброс соответствующего RS-триггера 5, а по задержанному сигналу от генератора I импульсов через элемент 10 задержки производитс запись новой информации в регистр 7, По следующему сигналу генератора 1 импульсов по вл етс информаци на следующей по приоритету выходной шине 2 устройства, имеющего состо ние 1 в соответствующем разр де регист ра 7. Таким образом, после записи ин формации по информационной шине 4 пр исходит последовательное по приорите ту по вление сигналов на выходных ши нах 2 устройства в тех разр дах, в которых была записана I. Введение регистра, блока приоритета и элемента задержки, а в каждый канал - элемента ИЛИ позвол ет сформировать выходной сигнал, соответствующий дпительности импульса генератора, с одинаковой задержкой на любом из выходов устройства и осуществить возможность автоматического управлени последовательностью выходных сигналов . Формула изобретени Распределитель импульсов, содержащий в каждом канале элемен:т И, первые входы каждого из которых подключены к выходу генератора импульсов, а выходы - к соответствукнцим выходным шинам , и RS-триггер, отличающийс тем, что, с целью повьщ1ени помехоустойчивости и расширени функциональных возможностей, в него введены регистр, блок приоритета и элемент задержки, а в каждый канал элемент ИЛИ, причем первые входы эле- ментов ИЛИ соединены с шиной сброса, вторые входы с выходами соответствующих элементов И, а выходы элементов ИЛИ подключены к R-входам соответствующих RS-триггеров, З-входы которых соединены с соответствующими информационными шинами, при этом выходы RSтриггеров через соединенные последовательно регистр и блок приоритета подключены ко вторым всодам соответствующих элементов И, кроме того, выход генератора импульсов через элемент задержки соединен с управл ющим, входом регистра. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 423115, кл. Н 03 К 17/00, 1974. The invention relates to computing and measuring technology and can be used in computer control devices and electronic switches. A pulse distributor is known that contains a register connected to an encoder and a decoder, prohibition elements and elements I. J. A disadvantage of the device is the impossibility of automatically changing the sequence of these signals, which limits its scope. Closest to the proposed pulse distributor, which contains a pulse generator, and in each channel, the AND elements, the trigger and the NO element 2 The disadvantages of this device are that the switching of signals on the data bus can only occur in static mode, which leads to a failure of the output information as well as the fact that the delay of output signals relative to the pulses of the generator is different, which limits its scope. The purpose of the invention is to increase noise immunity and enhance functionality. The goal is achieved by the fact that the impulse distributor, which contains an I element in each channel, the first inputs of each of which are connected to the output of the pulse generator, and the outputs are connected to the corresponding output buses, and the RS flip-flop, has a resistor, a priority block and a delay element, and in each channel - an OR element, with the first inputs of the OR elements connected to the reset bus, the second inputs with the outputs of the corresponding AND elements, and the outputs of the OR elements connected to the R-inputs of the corresponding RS-flip-flops, 5-inputs of which are connected to the corresponding Woon tsimi data lines, wherein the RS-flip-flops connected in series across the outlets and priority register unit connected to the second input of the respective AND element, in addition, the pulse generator output via the delay element is connected to a control input of the register. The drawing shows the functional scheme of the device. The scheme contains a pulse generator and each channel of the pulse distributor contains an output bus (output) 2, element 3, information bus 4, RS flip-flop 5 and element OR 6, register 7, priority block 8, reset bus 9 and delay element 10. The device works as follows. The device bus 9 receives a Reset signal. By this signal, RS triggers 5 are set to state O. This information is written to register 7 and after 8 priorities and elements of AND 3 are sent to output buses 2. Information from information bus 4 C is recorded to RS-trigger 5 and by the delayed signal from the pulse generator 1 is rewritten to the register 7. On the next signal of the pulse generator 1, it appears at one of the outputs of the AND 3 element, which is the output k of the device, having at the first input 1 which is associated with the contents of the register bits 7 and prioritize stvuyuschego discharge. This signal resets the corresponding RS flip-flop 5, and the delayed signal from the pulse generator I, through the delay element 10, records the new information in register 7. On the next pulse generator signal 1, the information appears on the next priority output bus 2 of the device having state 1 in the corresponding register bit 7. Thus, after recording information on the information bus 4, the sequential order of signals on the output buses of two devices in those bits in which I. was recorded. Introduction of a register, a priority block and a delay element, and in each channel, an OR element allows to generate an output signal corresponding to the generator pulse frequency, with the same delay at any of the device outputs and to realize the possibility of automatic control of the sequence of output signals. The invention includes a pulse distributor containing elements: TI in each channel, the first inputs of each of which are connected to the output of the pulse generator, and the outputs to the corresponding output buses, and an RS flip-flop, characterized in that, in order to increase noise immunity and expand functional capabilities, a register, a priority block and a delay element are entered into it, and an OR element in each channel, the first inputs of the OR elements are connected to the reset bus, the second inputs with the outputs of the corresponding AND elements, and the outputs of the elements in OR connected to the R-inputs of the corresponding RS-flip-flops, whose Z-inputs are connected to the corresponding information buses, while the outputs of the RS-triggers are connected to the second bores of the corresponding elements AND, in addition, the output of the pulse generator connected to the manager, register input. Sources of information taken into account in the examination 1. USSR author's certificate number 423115, cl. H 03 K 17/00, 1974.
2.Авторское свидетельство СССР № 552696, кл. Н 03 К 17/02, 1977 (прототип).2. USSR author's certificate number 552696, cl. H 03 K 17/02, 1977 (prototype).